文章 ID: 000078585 内容类型: 故障排除 上次审核日期: 2013 年 11 月 20 日

为什么在 Quartus® II 12.0SP2 中,我的 DDR3 UniPHY 控制器avl_ready卡在较低状态?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® II 软件版本 12.0SP2 中,DQS 跟踪功能适用于 Stratix® V 中 533MHz 以上的 DDR3 控制器和 Arria® V 中的 450MHz 以上。启用 DQS 跟踪功能时,会创建一个定序器跟踪管理器 (sequencer_trk_mgr.sv) 来控制跟踪。

    sequencer_trk_mgr.sv 文件出现一个问题,其中cfg_num_dqs信号仅为 3 位,最多可以支持 7 个 DQS 组。对于 64 位(8 个 DQS 组)或 128 位(16 个 DQS 组)的 DDR3 接口,定序器跟踪管理器将锁定,从而导致Avalon就绪总线信号avl_ready低卡住。

     

     

    解决方法

    此问题已在 Prime 软件 12.1 英特尔® Quartus®解决。

    相关产品

    本文适用于 13 产品

    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® III FPGA
    Stratix® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。