文章 ID: 000077997 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Altera_PLL ModelSim-Altera 模拟结果表明在更改输入时钟频率时,有不正确的相移?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果您在 MegaWiuid® 插件管理器中实施 Altera_PLL 输出计数器相移,并动态更改输入频率值,则相移上的模拟结果可能不正确。

出现这个问题的原因是当前 MegaWi感d 插件管理器生成的文件将相移信息存储在时间周期单元中,而不是程度单元中。

目前,这会影响 Quartus® II 软件版本 12.0。

解决方法

如果您在模拟中更改 PLL 的输入频率,则需要手动更改时间周期单元中的相位移位。

这将修复未来版本的 Quartus II 软件。

相关产品

本文适用于 4 产品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。