仅对英特尔可见 — GUID: mwh1410383775183
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383775183
Ixiasoft
2.6.8.4.2. Relaxing Setup with Multicycle (set_multicyle_path)
当数据传输速率低于时钟周期时,可以使用多周期异常。 当时序分析接受数据为有效时,放宽设置关系会增加窗口。
在下面的示例中,源时钟的周期为10 ns,但时钟使能信号控制一组锁存寄存器,因此寄存器只有每隔一个周期使能。由于寄存器由一个10 ns时钟驱动,因此Timing Analyzer报告10 ns的设置,0 ns的保持。但是,由于数据每隔一个周期传输一次,因此Timing Analyzer必须分析关系,就像时钟工作在20 ns一样。这会导致20 ns的设置,而保持仍为0 ns,从而为数据识别扩展了窗口。
下面一对多周期约束(assignments)通过指定-setup值为N和-hold值为N-1来放宽设置关系。您必须使用-hold约束来指定保持关系,以防止正保持要求。
Constraint to Relax Setup and Maintain Hold
set_multicycle_path -setup -from src_reg* -to dst_reg* 2 set_multicycle_path -hold -from src_reg* -to dst_reg* 1
图 123. 多周期设置关系
您可以扩展此模式以创建更大的设置关系,以简化时序收敛要求。此异常的一个常见用途是通过I/O接口写入异步RAM。地址,数据和写使能之间的延迟可以是几个周期。I/O端口的多周期异常允许在使能发生之前有额外的时间来解析地址和数据。
以下约束将设置放宽(relax)三个周期:
三周期I/O接口约束
set_multicycle_path -setup -to [get_ports {SRAM_ADD[*] SRAM_DATA[*]} 3 set_multicycle_path -hold -to [get_ports {SRAM_ADD[*] SRAM_DATA[*]} 2