ID de l'article: 000084080 Type de contenu: Dépannage Dernière révision: 19/11/2013

Pourquoi est-ce que je vois des violations de la durée de conservation dans le chemin Core dans le rapport de synchronisation « Report DDR » du contrôleur SDRAM DDR3 avec UniPHY lors de son implémentation sur les périphériques HardCopy ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Il est possible que vous voyiez des violations de la durée de conservation dans le chemin Core dans le rapport de synchronisation DDR du contrôleur SDRAM DDR3 avec UniPHY uniquement dans la révision HardCopy®. Cette violation peut se produire lorsque pll_afi_clk le (sortie c0 d’horloge de la PLL) n’est pas placé sur un réseau d’horloge mondial. Les horloges mondiales et les horloges régionales ont une tendance plus retorse dans la famille de périphériques HardCopy IV par rapport à la famille de périphériques Stratix® IV.
    Résolution Pour éviter toute violation de la synchronisation, placez-la pll_afi_clk sur un réseau d’horloge mondial.

    Articles apparentés

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.