En raison de la conception du contrôleur système dans le périphérique MAX® V, la configuration AS est différée pendant plusieurs secondes après la mise hors service du kit de développement Cyclone® V GT FPGA.
Ce retard peut entraîner un problème si votre conception utilise PCI Express (PCIe) et le mode de configuration AS, car ce retard peut entraîner ne pas répondre aux exigences de réveil PCIe.
Pour réduire le retard de la configuration AS dans le kit de développement Cyclone V GT FPGA, programmez le périphérique MAX V avec ce fichier d’objets de programmeur (. pof) fichier : max5.pof.
Vous pouvez également utiliser ce projetQuartus® II : max5_CVGT_devkit_AS.zip pour la conception du périphérique MAX V.