ID de l'article: 000074206 Type de contenu: Messages d'erreur Dernière révision: 27/08/2013

Avertissement (12010) : le port « rx_fifo_reset » de l’instanciation de l’entité de « ALTLVDS_RX_component » est connecté à un signal de largeur 1. La largeur officielle du signal dans le module est <number_of_channels>. Les bits supplément...

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La ALTLVDS_RX mégafunction du logiciel Quartus® II version 10.0 ne crée pas correctement le nombre de ports d’entrée requis pour rx_fifo_reset.  Ce port doit avoir une largeur égale au nombre de canaux.

    Résolution

    Pour contourner ce problème, ouvrez le fichier de variation HDL de la ALTLVDS_RX mégafunction dans votre conception et modifiez manuellement la largeur de port de rx_fifo_reset.

    La largeur de port doit suivre le format de [number_of_channels-1:0].

    Ce problème est résolu dans la version 10.0SP1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 5 produits

    FPGA Stratix® III
    FPGA Arria® II GX
    FPGA Stratix® IV E
    FPGA Stratix® II GX
    FPGA Stratix® II GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.