







Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)								x4 Mode (Note 3)					
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for DQS mode F1508 & F1020	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780	
B2	VREFB2N3	IO	DIFFIO_RX51p		N39	J32	J26						DQS8L	DQS8L	DQS8L	DQ2L3	DQ2L3	DQ1L3	DQ10L0	DQ10L0	DQ10L0	DQ3L2	DQ3L2	DQ2L0		
B2	VREFB2N3	IO	DIFFIO_RX51n		N38	J31	J25						DQ8L2	DQ8L2	DQ8L2	DM2L	DM2L	DM1L	DQ10L1	DQ10L1	DQ10L1	DQ3L3	DQ3L3	DQ2L1		
B2	VREFB2N3	IO	DIFFIO_TX51p		T28	P23	K22						DQ33L3	DQ33L3	DQ33L3			DQ11L3	DQS40L	DQS40L	DQS40L			DQ14L0		
B2	VREFB2N3	IO	DIFFIO_TX51n		T27	P22	K21						DM33L	DM33L	DM33L			DM11L	DQ40L2	DQ40L2	DQ40L2			DQ14L1		
B2	VREFB2N3	IO	DIFFIO_RX50p		T36	K30	L26						DQ8L3	DQ8L3	DQ8L3	DQ3L0	DQ3L0	DQ2L0	DQS10L	DQS10L	DQS10L	DQ4L0	DQ4L0	DQS2L		
B2	VREFB2N3	IO	DIFFIO_RX50n		T35	K29	L25						DM8L	DM8L	DM8L	DQ3L1	DQ3L1	DQ2L1	DQ10L2	DQ10L2	DQ10L2	DQ4L1	DQ4L1	DQ2L2		
B2	VREFB2N3	IO	DIFFIO_TX50p		U32	N27	L24						DQ34L0	DQ34L0	DQ34L0			DQ12L0	DQ40L3	DQ40L3	DQ40L3			DQS14L		
B2	VREFB2N3	IO	DIFFIO_TX50n		U31	N26	L23						DQ34L1	DQ34L1	DQ34L1			DQ12L1	DQ41L0	DQ41L0	DQ41L0			DQ14L2		
B2	VREFB2N3	IO	DIFFIO_RX49p		R37	K32	D28						DQ9L0	DQ9L0	DQ9L0	DQS3L	DQS3L	DQS2L	DQ10L3	DQ10L3	DQ10L3	DQS4L	DQS4L	DQ2L3		
B2	VREFB2N3	IO	DIFFIO_RX49n		R36	K31	D27						DQ9L1	DQ9L1	DQ9L1	DQ3L2	DQ3L2	DQ2L2	DQ11L0	DQ11L0	DQ11L0	DQ4L2	DQ4L2	DQ3L0		
B2	VREFB2N3	IO	DIFFIO_TX49p		U30	P29	L22						DQS34L	DQS34L	DQS34L			DQS12L	DQ41L1	DQ41L1	DQ41L1			DQ14L3		
B2	VREFB2N3	IO	DIFFIO_TX49n		U29	P28	L21						DQ34L2	DQ34L2	DQ34L2			DQ12L2	DQS41L	DQS41L	DQS41L			DQ15L0		
B2	VREFB2N3	IO	DIFFIO_RX48p		P37	L30	E28						DQS9L	DQS9L	DQS9L	DQ3L3	DQ3L3	DQ2L3	DQ11L1	DQ11L1	DQ11L1	DQ4L3	DQ4L3	DQ3L1		
B2	VREFB2N3	IO	DIFFIO_RX48n		P36	L29	E27						DQ9L2	DQ9L2	DQ9L2	DM3L	DM3L	DM2L	DQS11L	DQS11L	DQS11L	DQ5L0	DQ5L0	DQS3L		
B2	VREFB2N3	IO	DIFFIO_TX48p		U34	P27	L20						DQ34L3	DQ34L3	DQ34L3	DQ16L0	DQ16L0	DQ12L3	DQ41L2	DQ41L2	DQ41L2			DQ15L1		
B2	VREFB2N3	IO	DIFFIO_TX48n		U33	P26	K20						DM34L	DM34L	DM34L	DQ16L1	DQ16L1	DM12L	DQ41L3	DQ41L3	DQ41L3			DQS15L		
B2	VREFB2N4	IO	DIFFIO_RX47p		P39	N29	K27						DQ9L3	DQ9L3	DQ9L3	DQ4L0	DQ4L0	DQ3L0	DQ11L2	DQ11L2	DQ11L2	DQ5L1	DQ5L1	DQ3L2		
B2	VREFB2N4	IO	DIFFIO_RX47n		P38	N28	K26						DM9L	DM9L	DM9L	DQ4L1	DQ4L1	DQ3L1	DQ11L3	DQ11L3	DQ11L3	DQS5L	DQS5L	DQ3L3		
B2	VREFB2N4	IO	DIFFIO_TX47p		U28	P25	M20						DQ35L0	DQ35L0	DQ35L0	DQS16L	DQS16L	DQ13L0	DQ42L0	DQ42L0	DQ42L0			DQ15L2		
B2	VREFB2N4	IO	DIFFIO_TX47n		U27	P24	M19						DQ35L1	DQ35L1	DQ35L1	DQ16L2	DQ16L2	DQ13L1	DQ42L1	DQ42L1	DQ42L1			DQ15L3		
B2	VREFB2N4	IO	DIFFIO_RX46p		U37	M30	F28						DQ10L0	DQ10L0	DQ10L0	DQS4L	DQS4L	DQS3L	DQ12L0	DQ12L0	DQ12L0	DQ5L2	DQ5L2	DQ4L0		
B2	VREFB2N4	IO	DIFFIO_RX46n		U36	M29	F27						DQ10L1	DQ10L1	DQ10L1	DQ4L2	DQ4L2	DQ3L2	DQ12L1	DQ12L1	DQ12L1	DQ5L3	DQ5L3	DQ4L1		
B2	VREFB2N4	IO	DIFFIO_TX46p		V28	R27	M24						DQS35L	DQS35L	DQS35L	DQ16L3	DQ16L3	DQS13L	DQS42L	DQS42L	DQS42L			DQ16L0		
B2	VREFB2N4	IO	DIFFIO_TX46n		V27	R26	M23						DQ35L2	DQ35L2	DQ35L2	DM16L	DM16L	DQ13L2	DQ42L2	DQ42L2	DQ42L2			DQ16L1		
B2	VREFB2N4	IO	DIFFIO_RX45p		V36	L32	G28						DQS10L	DQS10L	DQS10L	DQ4L3	DQ4L3	DQ3L3	DQS12L	DQS12L	DQS12L	DQ6L0	DQ6L0	DQS4L		
B2	VREFB2N4	IO	DIFFIO_RX45n		V35	L31	G27						DQ10L2	DQ10L2	DQ10L2	DM4L	DM4L	DM3L	DQ12L2	DQ12L2	DQ12L2	DQ6L1	DQ6L1	DQ4L2		
B2	VREFB2N4	IO	DIFFIO_TX45p		V32	R23	N22						DQ35L3	DQ35L3	DQ35L3	DQ17L0	DQ17L0	DQ13L3	DQ42L3	DQ42L3	DQ42L3	DQ20L0	DQ20L0	DQS16L		
B2	VREFB2N4	IO	DIFFIO_TX45n		V31	R22	M22						DM35L	DM35L	DM35L	DQ17L1	DQ17L1	DM13L	DQ43L0	DQ43L0	DQ43L0	DQ20L1	DQ20L1	DQ16L2		
B2	VREFB2N4	IO	DIFFIO_RX44p		T38	N31	H28						DQ10L3	DQ10L3	DQ10L3	DQ5L0	DQ5L0	DQ4L0	DQ12L3	DQ12L3	DQ12L3	DQS6L	DQS6L	DQ4L3		
B2	VREFB2N4	IO	DIFFIO_RX44n		T37	N30	H27						DM10L	DM10L	DM10L	DQ5L1	DQ5L1	DQ4L1	DQ13L0	DQ13L0	DQ13L0	DQ6L2	DQ6L2	DQ5L0		
B2	VREFB2N4	IO	DIFFIO_TX44p		V34	R25	P26						DQ36L0	DQ36L0	DQ36L0	DQS17L	DQS17L	DQ14L0	DQ43L1	DQ43L1	DQ43L1	DQS20L	DQS20L	DQ16L3		
B2	VREFB2N4	IO	DIFFIO_TX44n		V33	R24	N25						DQ36L1	DQ36L1	DQ36L1	DQ17L2	DQ17L2	DQ14L1	DQS43L	DQS43L	DQS43L	DQ20L2	DQ20L2	DQ17L0		
B2	VREFB2N4	VREFB2N4	VREFB2N4		W34	P30	M26																			
B2	VREFB2N4	IO	DIFFIO_RX43p		R39	M32	J28						DQ11L0	DQ11L0	DQ11L0	DQS5L	DQS5L	DQS4L	DQ13L1	DQ13L1	DQ13L1	DQ6L3	DQ6L3	DQS1L		
B2	VREFB2N4	IO	DIFFIO_RX43n		R38	M31	K28						DQ11L1	DQ11L1	DQ11L1	DQ5L2	DQ5L2	DQ4L2	DQS13L	DQS13L	DQS13L	DQ7L0	DQ7L0	DQS5L		
B2	VREFB2N4	IO	DIFFIO_TX43p		W33	R29	P25						DQS36L	DQS36L	DQS36L	DQ17L3	DQ17L3	DQS14L	DQ43L2	DQ43L2	DQ43L2	DQ20L3	DQ20L3	DQ17L1		
B2	VREFB2N4	IO	DIFFIO_TX43n		W32	R28	P24						DQ36L2	DQ36L2	DQ36L2	DM17L	DM17L	DQ14L2	DQ43L3	DQ43L3	DQ43L3	DQ21L0	DQ21L0	DQS17L		
B2	VREFB2N4	IO	DIFFIO_RX42p		V38	P32	L28						DQS11L	DQS11L	DQS11L	DQ5L3	DQ5L3	DQ4L3	DQ13L2	DQ13L2	DQ13L2	DQ7L1	DQ7L1	DQ5L2		
B2	VREFB2N4	IO	DIFFIO_RX42n		V37	P31	L27						DQ11L2	DQ11L2	DQ11L2	DM5L	DM5L	DM4L	DQ13L3	DQ13L3	DQ13L3	DQS7L	DQS7L	DQ5L3		
B2	VREFB2N4	IO	DIFFIO_TX42p		W28	T28	N24						DQ36L3	DQ36L3	DQ36L3	DQ18L0	DQ18L0	DQ14L3				DQ21L1	DQ21L1	DQ17L2		
B2	VREFB2N4	IO	DIFFIO_TX42n		W27	T27	N23						DM36L	DM36L	DM36L	DQ18L1	DQ18L1	DM14L				DQS21L	DQS21L	DQ17L3		
B2	VREFB2N4	IO	DIFFIO_RX41p		U39	R31	M28						DQ11L3	DQ11L3	DQ11L3	DQS18L	DQS18L					DQ7L2	DQ7L2			
B2	VREFB2N4	IO	DIFFIO_RX41n		U38	R30	M27						DM11L	DM11L	DM11L	DQ18L2	DQ18L2					DQ7L3	DQ7L3			
B2	VREFB2N4	IO	DIFFIO_TX41p		Y27	T23	P23									DQ18L3	DQ18L3					DQ21L2	DQ21L2			
B2	VREFB2N4	IO	DIFFIO_TX41n		Y26	T22	P22									DM18L	DM18L					DQ21L3	DQ21L3			
B2	VREFB2N4	IO	CLK0n/DIFFIO_RX_C0n		W38	T31	P27																			
B2	VREFB2N4	IO	CLK0p/DIFFIO_RX_C0p		W39	T32	P28																			
B2	VREFB2N4	CLK1n	INPUT		W36	T29	N27																			
B2	VREFB2N4	CLK1p	INPUT		W37	T30	N28																			
		VCCD_PLL1			V29	U24	P21																			
		VCCA_PLL1			V30	T24	P20																			
		GNDA_PLL1			W30	T25	N19																			
		GNDA_PLL1			W31	T26	P19																			
		GNDA_PLL2			Y29	U25	R22																			
		GNDA_PLL2			Y30	U26	R21																			
		VCCA_PLL2			W29	V26	R20																			





Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)								x4 Mode (Note 3)							
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780				
B1	VREFB1N1	IO	DIFFIO_RX28n		AH38	AF31	AB25						DQ16L1	DQ16L1	DQ16L1	DQ10L1	DQ10L1	DQ9L1	DQ19L0	DQ19L0	DQ19L0	DQ13L0	DQ13L0	DQ11L0				
B1	VREFB1N1	IO	DIFFIO_TX28p		AC32	AC27	AB23						DQ41L0	DQ41L0	DQ41L0	DQ23L0	DQ23L0	DQ19L0	DQ48L3	DQ48L3	DQ48L3	DQS24L	DQS24L	DQ22L3				
B1	VREFB1N1	IO	DIFFIO_TX28n		AC31	AC26	AA22						DQ41L1	DQ41L1	DQ41L1	DQ23L1	DQ23L1	DQ19L1	DQ49L0	DQ49L0	DQ49L0	DQ24L2	DQ24L2	DQ23L0				
B1	VREFB1N1	IO	DIFFIO_RX27p		AF37	AG32	AC26						DQS16L	DQS16L	DQS16L	DQS10L	DQS10L	DQS9L	DQ19L1	DQ19L1	DQ19L1	DQ13L1	DQ13L1	DQ11L1				
B1	VREFB1N1	IO	DIFFIO_RX27n		AF36	AG31	AC25						DQ16L2	DQ16L2	DQ16L2	DQ10L2	DQ10L2	DQ9L2	DQS19L	DQS19L	DQS19L	DQS13L	DQS13L	DQS11L				
B1	VREFB1N1	IO	DIFFIO_TX27p		AC34	Y23	Y24						DQS41L	DQS41L	DQS41L	DQS22L	DQS22L	DQS19L	DQ49L1	DQ49L1	DQ49L1	DQ23L2	DQ23L2	DQ23L1				
B1	VREFB1N1	IO	DIFFIO_TX27n		AC33	Y22	Y23						DQ41L2	DQ41L2	DQ41L2	DQ22L2	DQ22L2	DQ19L2	DQS49L	DQS49L	DQS49L	DQ23L3	DQ23L3	DQS23L				
B1	VREFB1N1	IO	DIFFIO_RX26p		AJ39	AC30	AD26						DQ16L3	DQ16L3	DQ16L3			DQ9L3	DQ19L2	DQ19L2	DQ19L2			DQ11L2				
B1	VREFB1N1	IO	DIFFIO_RX26n		AJ38	AC29	AD25						DM16L	DM16L	DM16L			DM9L	DQ19L3	DQ19L3	DQ19L3			DQ11L3				
B1	VREFB1N1	IO	DIFFIO_TX26p		AD32	AA25	W24						DQ41L3	DQ41L3	DQ41L3	DQ23L3	DQ23L3	DQ19L3	DQ49L2	DQ49L2	DQ49L2	DQ25L1	DQ25L1	DQ23L2				
B1	VREFB1N1	IO	DIFFIO_TX26n		AD31	AA24	W23						DM41L	DM41L	DM41L	DM23L	DM23L	DM19L	DQ49L3	DQ49L3	DQ49L3	DQS25L	DQS25L	DQ23L3				
B1	VREFB1N2	IO	DIFFIO_RX25p		AK39	AD30	AG27						DQ17L0	DQ17L0														
B1	VREFB1N2	IO	DIFFIO_RX25n		AK38	AD29	AF27						DQ17L1	DQ17L1								DQ20L1	DQ20L1					
B1	VREFB1N2	IO	DIFFIO_TX25p		AD34	AB26	AC24						DQ42L0	DQ42L0		DQ24L0	DQ24L0		DQ50L0	DQ50L0		DQ25L2	DQ25L2					
B1	VREFB1N2	IO	DIFFIO_TX25n		AD33	AB25	AC23						DQ42L1	DQ42L1		DQ24L1	DQ24L1		DQ50L1	DQ50L1		DQ25L3	DQ25L3					
B1	VREFB1N2	IO	DIFFIO_RX24p		AG37	AH32							DQS17L	DQS17L		DQS11L	DQS11L		DQS20L	DQS20L		DQS14L	DQS14L					
B1	VREFB1N2	IO	DIFFIO_RX24n		AG36	AH31							DQ17L2	DQ17L2		DQ11L2	DQ11L2		DQ20L2	DQ20L2		DQ14L2	DQ14L2					
B1	VREFB1N2	IO	DIFFIO_TX24p		AD29	AA23							DQS42L	DQS42L		DQS23L	DQS23L		DQS50L	DQS50L		DQ24L3	DQ24L3					
B1	VREFB1N2	IO	DIFFIO_TX24n		AD28	AA22							DQ42L2	DQ42L2		DQ23L2	DQ23L2		DQ50L2	DQ50L2		DQ25L0	DQ25L0					
B1	VREFB1N2	IO	DIFFIO_RX23p		AL39	AE30							DQ17L3	DQ17L3		DQ10L3	DQ10L3		DQ20L3	DQ20L3		DQ13L2	DQ13L2					
B1	VREFB1N2	IO	DIFFIO_RX23n		AL38	AE29							DM17L	DM17L		DM10L	DM10L		DQ21L0	DQ21L0		DQ13L3	DQ13L3					
B1	VREFB1N2	IO	DIFFIO_TX23p		AD27	AB24							DQ42L3	DQ42L3		DQ24L3	DQ24L3		DQ50L3	DQ50L3		DQS26L	DQS26L					
B1	VREFB1N2	IO	DIFFIO_TX23n		AD26	AB23							DM42L	DM42L		DM24L	DM24L		DQ51L0	DQ51L0		DQ26L2	DQ26L2					
B1	VREFB1N2	IO	DIFFIO_RX22p		AH37	AJ32							DQ18L0	DQ18L0		DQ25L0	DQ25L0		DQ21L1	DQ21L1		DQ15L1	DQ15L1					
B1	VREFB1N2	IO	DIFFIO_RX22n		AH36	AJ31							DQ18L1	DQ18L1		DQ25L1	DQ25L1		DQS21L	DQS21L		DQS15L	DQS15L					
B1	VREFB1N2	IO	DIFFIO_TX22p		AE31	AC25							DQ43L0	DQ43L0		DQS24L	DQS24L		DQ51L1	DQ51L1		DQ26L0	DQ26L0					
B1	VREFB1N2	IO	DIFFIO_TX22n		AE30	AC24							DQ43L1	DQ43L1		DQ24L2	DQ24L2		DQS51L	DQS51L		DQ26L1	DQ26L1					
B1	VREFB1N2	VREFB1N2	VREFB1N2		AN35	AF28	AA24																					
B1	VREFB1N2	IO	DIFFIO_RX21p		AM39	AF30							DQS18L	DQS18L		DQ11L0	DQ11L0		DQ21L2	DQ21L2		DQ14L0	DQ14L0					
B1	VREFB1N2	IO	DIFFIO_RX21n		AM38	AF29							DQ18L2	DQ18L2		DQ11L1	DQ11L1		DQ21L3	DQ21L3		DQ14L1	DQ14L1					
B1	VREFB1N2	IO	DIFFIO_TX21p		AE33	AD25							DQS43L	DQS43L		DQS25L	DQS25L		DQ51L2	DQ51L2		DQ26L3	DQ26L3					
B1	VREFB1N2	IO	DIFFIO_TX21n		AE32	AD24							DQ43L2	DQ43L2		DQ25L2	DQ25L2		DQ51L3	DQ51L3		DQ27L0	DQ27L0					
B1	VREFB1N2	IO	DIFFIO_RX20p		AJ37	AG30							DQ18L3	DQ18L3		DQ11L3	DQ11L3		DQ22L0	DQ22L0		DQ14L3	DQ14L3					
B1	VREFB1N2	IO	DIFFIO_RX20n		AJ36	AG29							DM18L	DM18L		DM11L	DM11L		DQ22L1	DQ22L1		DQ15L0	DQ15L0					
B1	VREFB1N2	IO	DIFFIO_TX20p		AE35	AE26							DQ43L3	DQ43L3					DQ52L0	DQ52L0		DQ27L1	DQ27L1					
B1	VREFB1N2	IO	DIFFIO_TX20n		AE34	AE25							DM43L	DM43L					DQ52L1	DQ52L1		DQS27L	DQS27L					
B1	VREFB1N2	IO	DIFFIO_RX19p		AL37	AH30							DQ19L0			DQ25L3	DQ25L3		DQS22L	DQS22L		DQ15L2	DQ15L2					
B1	VREFB1N2	IO	DIFFIO_RX19n		AL36	AH29							DQ19L1			DQ22L2	DQ22L2		DQ22L2	DQ22L2		DQ15L3	DQ15L3					
B1	VREFB1N2	IO	DIFFIO_TX19p		AF33	AE28							DQ44L0						DQS52L	DQS52L		DQ27L2	DQ27L2					
B1	VREFB1N2	IO	DIFFIO_TX19n		AF32	AE27							DQ44L1						DQS52L	DQS52L		DQ27L3	DQ27L3					
B1	VREFB1N2	IO	DIFFIO_RX18p		AK37								DQS19L						DQ22L3	DQ22L3								
B1	VREFB1N2	IO	DIFFIO_RX18n		AK36								DQ19L2						DQ23L0	DQ23L0								
B1	VREFB1N2	IO	DIFFIO_TX18p		AF35								DQS44L						DQ52L3	DQ52L3								
B1	VREFB1N2	IO	DIFFIO_TX18n		AF34								DQ44L2						DQ53L0	DQ53L0								
B1	VREFB1N3	IO	DIFFIO_RX17p		AG34								DQ19L3						DQ23L1	DQ23L1								
B1	VREFB1N3	IO	DIFFIO_RX17n		AG33								DM19L						DQS23L	DQS23L								
B1	VREFB1N3	IO	DIFFIO_TX17p		AE29								DQ44L3						DQ53L1	DQ53L1								
B1	VREFB1N3	IO	DIFFIO_TX17n		AE28								DM44L						DQS53L	DQS53L								
B1	VREFB1N3	IO	DIFFIO_RX16p		AH35								DQ20L0						DQ23L2	DQ23L2								
B1	VREFB1N3	IO	DIFFIO_RX16n		AH34								DQ20L1						DQ23L3	DQ23L3								
B1	VREFB1N3	IO	DIFFIO_TX16p		AE27								DQ45L0						DQ53L2	DQ53L2								
B1	VREFB1N3	IO	DIFFIO_TX16n		AE26								DQ45L1						DQ53L3	DQ53L3								
B1	VREFB1N3	IO	DIFFIO_RX15p		AJ35								DQS20L						DQ24L0	DQ24L0								
B1	VREFB1N3	IO	DIFFIO_RX15n		AJ34								DQ20L2						DQ24L1	DQ24L1								
B1	VREFB1N3	IO	DIFFIO_TX15p		AF30								DQS45L						DQ54L0	DQ54L0								
B1	VREFB1N3	IO	DIFFIO_TX15n		AF29								DQ45L2						DQ54L1	DQ54L1								

















Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)						x4 Mode (Note 3)					
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for DQS mode F1508 & F1020	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020
B7	VREFB7N2	IO	DQS5B		AR12	AF11	AF8	DQVLD2B	DQVLD0B		DQS0B	DQS0B	DQ26B2	DM18B	DQ12B1	DQS5B	DQS5B	DQS5B	DQS31B	DQ22B1	DQ14B0	DQS5B	DQS5B	DQS5B
B7	VREFB7N2	IO			AG15	AD12							DQ26B3	DQ19B0					DQ31B2	DQS22B				
B7	VREFB7N2	IO			AN13								DM26B						DQ31B3					
B7	VREFB7N2	IO			AM14	AE12							DQ27B0	DQ19B1					DQ32B0	DQ22B2				
B7	VREFB7N2	IO			AN14								DQ27B1						DQ32B1					
B7	VREFB7N3	IO			AG14								DQS27B						DQS32B					
B7	VREFB7N3	IO			AH14	AC12							DQ27B2	DQS19B					DQ32B2	DQ22B3				
B7	VREFB7N3	IO	DQ4B		AW11	AM9	AB11	DQ2B		DQ0B		DQ0B	DQ27B3	DQ19B2	DQS12B	DQ4B3	DQ4B3		DQ32B3	DQ23B0	DQ14B1	DQ4B3	DQ4B3	
B7	VREFB7N3	IO	DQSn4B		AV11	AL9	Y13	DQSn2B		DQ0B		DQ0B	DM27B	DQ19B3	DQ12B2	DQSB4B	DQSB4B		DQ33B0	DQ23B1	DQS14B	DQSB4B	DQSB4B	
B7	VREFB7N3	IO	DQ4B		AT11	AJ8		DQ2B		DQ0B		DQ0B	DM19B	DM19B	DQ4B2	DQ4B2			DQ33B1	DQ23B1	DQ4B2	DQ4B2	DQ4B2	
B7	VREFB7N3	IO	DQ4B		AR11	AK8	Y12	DQ2B		DQ0B		DQ0B	DQ28B1	DQ20B0	DQ12B3	DQ4B1	DQ4B1		DQS33B	DQ23B2	DQ14B2	DQ4B1	DQ4B1	
B7	VREFB7N3	IO	DQ4B		AW12	AJ10		DQ2B		DQ0B		DQ0B	DQS28B	DQ20B1		DQ4B0	DQ4B0		DQ33B2	DQ23B3	DQ4B0	DQ4B0	DQ4B0	
B7	VREFB7N3	IO	DQS4B		AU11	AK9	AC10	DQS2B	DQVLD0B		DQVLD0B	DQ28B2	DQS20B	DM12B	DQS4B	DQS4B			DQ33B3	DQ24B0	DQ14B3	DQS4B	DQS4B	
B7	VREFB7N3	IO			AJ14								DQ28B3						DQ34B0					
B7	VREFB7N3	IO			AH13	AE11							DM28B	DQ20B2					DQ34B1	DQ24B1				
B7	VREFB7N3	IO			AN12								DQ29B0						DQS34B					
B7	VREFB7N3	IO			AM13	AB12							DQ29B1	DQ20B3					DQ34B2	DQS24B				
B7	VREFB7N3	VREFB7N3	VREFB7N3		AP9	AE9	AD7																	
B7	VREFB7N3	IO			AJ13								DQS29B							DQ34B3				
B7	VREFB7N3	IO			AP11	AD11							DQ29B2	DM20B					DQ35B0	DQ24B2				
B7	VREFB7N3	IO	DQ3B		AW10	AM8	AH6	DQ1B	DQ0B	DQ0B	DQ0B	DQ0B	DQ29B3	DQ21B0	DQ13B0	DQ3B3	DQ3B3	DQ3B3	DQ35B1	DQ24B3	DQ15B0	DQ3B3	DQ3B3	DQ3B3
B7	VREFB7N3	IO	DQSn3B		AV10	AL8	AH7	DQ1B	DQSn0B	DQSn0B	DQ0B	DQ0B	DM29B	DQ21B1	DQ13B1	DQS3B3	DQS3B3	DQS3B3	DQS35B	DQ25B0	DQ15B1	DQS3B3	DQS3B3	DQS3B3
B7	VREFB7N3	IO	DQ3B		AR10	AJ7	AE7	DQ1B	DQ0B	DQ0B	DQ0B	DQ0B	DQ30B0	DQS21B	DQS13B	DQ3B2	DQ3B2	DQ3B2	DQ35B2	DQ25B1	DQS15B	DQ3B2	DQ3B2	DQ3B2
B7	VREFB7N3	IO	DQ3B		AT10	AK7	AF7	DQ1B	DQ0B	DQ0B	DQ0B	DQ0B	DQ30B1	DQ21B2	DQ13B2	DQ3B1	DQ3B1	DQ3B1	DQ35B3	DQ25B2	DQ15B2	DQ3B1	DQ3B1	DQ3B1
B7	VREFB7N3	IO	DQ3B		AW9	AM7	AG6	DQ1B	DQ0B	DQ0B	DQ0B	DQ0B	DQS30B	DQ21B3	DQ13B3	DQ3B0	DQ3B0	DQ3B0	DQ36B0	DQ25B2	DQ15B3	DQ3B0	DQ3B0	DQ3B0
B7	VREFB7N3	IO	DQS3B		AU10	AL7	AG7	DQVLD1B	DQS0B	DQS0B			DQ30B2	DM21B	DM13B	DQS3B	DQS3B	DQS3B	DQ36B1	DQ25B3	DQ16B0	DQS3B	DQS3B	DQS3B
B7	VREFB7N3	IO			AR8								DQ30B3						DQ36B2					
B7	VREFB7N3	IO			AP10								DM30B						DQ36B3					
B7	VREFB7N3	IO			AN11	AC11	AA11						DQ31B0	DQ22B0	DQ14B0				DQ36B3	DQ26B0	DQ16B1			
B7	VREFB7N3	IO			AM12								DQ31B1						DQ37B0					
B7	VREFB7N4	IO			AJ12	AE10							DQS31B	DQ22B1					DQ37B1	DQ26B1				
B7	VREFB7N4	IO			AM11								DQ31B2						DQ37B2					
B7	VREFB7N4	IO	DQ2B		AW8	AM6	AB10	DQ1B		DQ0B		DQ0B	DQ31B3	DQS22B	DQ14B1	DQ2B3	DQ2B3		DQ37B2	DQS26B	DQS16B	DQ2B3	DQ2B3	
B7	VREFB7N4	IO	DQSn2B		AV9	AL6	W12	DQSn1B		DQ0B		DQ0B	DM31B	DQ22B2	DQS14B	DQS2B2	DQS2B2		DQ37B3	DQ26B2	DQ16B2	DQS2B2	DQS2B2	
B7	VREFB7N4	IO	DQ2B		AR9	AJ6		DQ1B		DQ0B		DQ0B	DQ32B0	DQ22B3		DQ2B2	DQ2B2		DQ38B0	DQ26B3		DQ2B2	DQ2B2	
B7	VREFB7N4	IO	DQ2B		AT9	AK6	Y11	DQ1B		DQ0B		DQ0B	DQ32B1	DM22B	DQ14B2	DQ2B1	DQ2B1		DQ38B1	DQ27B0	DQ16B3	DQ2B1	DQ2B1	
B7	VREFB7N4	IO	DQ2B		AV8	AM5	AD8	DQ1B		DQ0B		DQ0B	DQS32B	DQ23B0	DQ14B3	DQ2B0	DQ2B0		DQS38B	DQ27B1	DQ17B0	DQ2B0	DQ2B0	
B7	VREFB7N4	IO	DQS2B		AU9	AL5	AC9	DQS1B					DQ32B2	DQ23B1	DM14B	DQS2B	DQS2B		DQ38B2	DQS27B	DQ17B1	DQS2B	DQS2B	
B7	VREFB7N4	IO			AP8		AA10						DQ32B3		DQ15B0				DQ38B3		DQS17B			
B7	VREFB7N4	IO			AL12								DM32B						DQ39B0					
B7	VREFB7N4	IO	DQ1B		AW7	AH9	AH4	DQ0B					DQ33B0	DQS23B	DQ15B1	DQ1B3	DQ1B3	DQ1B3	DQ39B1	DQ27B2	DQ17B2	DQ1B3	DQ1B3	DQ1B3
B7	VREFB7N4	IO	DQSn1B		AV7	AH8	AH5	DQ0B					DQ33B1	DQ23B2	DQS15B	DQS1B1	DQS1B1	DQS1B1	DQ39B2	DQ27B3	DQ17B3	DQS1B1	DQS1B1	DQS1B1
B7	VREFB7N4	VREFB7N4	VREFB7N4		AR7	AK2	AE5																	
B7	VREFB7N4	IO	DQ1B		AT8	AH7	AF4	DQ0B					DQS33B	DQ23B3	DQ15B2	DQ1B2	DQ1B2	DQ1B2	DQ39B2	DQ28B0	DQ18B0	DQ1B2	DQ1B2	DQ1B2
B7	VREFB7N4	IO	DQ1B		AT7	AH6	AF5	DQ0B					DQ33B2	DM23B	DQ15B3	DQ1B1	DQ1B1	DQ1B1	DQ39B3	DQ28B1	DQ18B1	DQ1B1	DQ1B1	DQ1B1
B7	VREFB7N4	IO	DQ1B		AU8	AG9	AG4	DQ0B					DQ33B3	DQ24B0	DM15B	DQ1B0	DQ1B0	DQ1B0	DQ40B0	DQS28B	DQS18B	DQ1B0	DQ1B0	DQ1B0
B7	VREFB7N4	IO	DQS1B		AU7	AG8	AG5	DQVLD0B					DM33B	DQ24B1	DQ16B0	DQS1B	DQS1B	DQS1B	DQ40B1	DQ28B2	DQ18B2	DQS1B	DQS1B	DQS1B
B7	VREFB7N4	IO	RDN7		AL11	AB11	AB8																	
B7	VREFB7N4	IO	RUP7		AN9	AD10	AC7																	
B7	VREFB7N4	IO	DQ0B		AW6	AM4	Y10	DQ0B					DQ34B0	DQS24B	DQ16B1	DQ0B3	DQ0B3		DQS40B	DQ28B3	DQ18B3	DQ0B3	DQ0B3	
B7	VREFB7N4	IO	DQSn0B		AV6	AK5	AB9	DQSn0B					DQ34B1	DQ24B2	DQS16B	DQS0B0	DQS0B0		DQ40B2	DQ29B0		DQS0B0	DQS0B0	
B7	VREFB7N4	IO	DQ0B		AU5	AH5	W9	DQ0B					DQS34B	DQ24B3	DQ16B2	DQ0B2	DQ0B2		DQ40B3	DQ29B1		DQ0B2	DQ0B2	
B7	VREFB7N4	IO	DQ0B		AU6	AJ5		DQ0B					DQ34B2	DM24B		DQ0B1	DQ0B1			DQ29B2		DQ0B1	DQ0B1	
B7	VREFB7N4	IO	DQ0B		AW5	AL4	W10	DQ0B					DQ34B3		DQ16B3	DQ0B0	DQ0B0			DQ29B2		DQ0B0	DQ0B0	
B7	VREFB7N4	IO	DQS0B		AV5	AK4	Y9	DQS0B					DM34B		DM16B	DQS0B	DQS0B			DQ29B3		DQS0B	DQS0B	
B7	VREFB7N4	PORSEL		PORSEL	AP7	AL2	AD6																	







Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)										x4 Mode (Note 3)					
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for DQS mode F1508 & F1020	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N2	IO	DIFFIO_TX130p		AD8	AB5	AB6						DQ42R0	DQ42R0		DQ22R3	DQ22R3		DQ50R0	DQ50R0		DQ20R3	DQ20R3		DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N2	IO	DIFFIO_RX130n		AK2	AG2	AF2						DQ17R1	DQ17R1		DQ11R1	DQ11R1		DQ20R1	DQ20R1		DQ12R2	DQ12R2		DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N2	IO	DIFFIO_RX130p		AK1	AG1	AG2						DQ17R0	DQ17R0		DQ11R0	DQ11R0		DQ20R0	DQ20R0		DQ12R2	DQ12R2		DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX129n		AC7	AA9	AC6						DM41R	DM41R	DM41R	DQ24R1	DQ24R1	DM19R	DQ49R3	DQ49R3	DQ49R3	DQ22R2	DQ22R2	DQ23R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX129p		AC6	AA8	AC5						DQ41R3	DQ41R3	DQ41R3	DQ24R0	DQ24R0		DQ19R3	DQ49R2	DQ49R2	DQ22R2	DQ22R2	DQ23R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX129n		AJ2	AD4	AD4						DM16R	DM16R	DM16R			DM9R	DQ19R3	DQ19R3	DQ19R3			DQ11R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX129p		AJ1	AD3	AD3						DQ16R3	DQ16R3	DQ16R3			DQ9R3	DQ19R2	DQ19R2	DQ19R2			DQ11R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX128n		AC13	AA11	Y6						DQ41R2	DQ41R2	DQ41R2	DQ23R1	DQ23R1	DQ19R2	DQS49R	DQS49R	DQS49R	DQS21R	DQS21R	DQS23R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX128p		AC12	AA10	Y5						DQS41R	DQS41R	DQS41R	DQ23R0	DQ23R0	DQS19R	DQ49R1	DQ49R1	DQ49R1	DQ21R1	DQ21R1	DQ23R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX128n		AF4	AF2	AC4						DQ16R2	DQ16R2	DQ16R2	DQ10R2	DQ10R2	DQ9R2	DQS19R	DQS19R	DQS19R	DQ11R3	DQ11R3	DQS11R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX128p		AF3	AF1	AC3						DQS16R	DQS16R	DQS16R	DQS10R	DQS10R	DQS9R	DQ19R1	DQ19R1	DQ19R1	DQ11R2	DQ11R2	DQ11R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX127n		AC9	Y11	AA8						DQ41R1	DQ41R1	DQ41R1	DQ22R2	DQ22R2	DQ19R1	DQ49R0	DQ49R0	DQ49R0	DQ20R2	DQ20R2	DQ23R0	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX127p		AC8	Y10	AA7						DQ41R0	DQ41R0	DQ41R0	DQS22R	DQS22R	DQ19R0	DQ48R3	DQ48R3	DQ48R3	DQS20R	DQS20R	DQ22R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX127n		AH2	AE4	AB4						DQ16R1	DQ16R1	DQ16R1	DQ10R1	DQ10R1	DQ9R1	DQ19R0	DQ19R0	DQ19R0	DQS11R	DQS11R	DQ11R0	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX127p		AH1	AE3	AB3						DQ16R0	DQ16R0	DQ16R0	DQ10R0	DQ10R0	DQ9R0	DQ18R3	DQ18R3	DQ18R3	DQ11R1	DQ11R1	DQ10R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX126n		AC11	AA7	Y8						DM40R	DM40R	DM40R	DQ23R2	DQ23R2	DM18R	DQ48R2	DQ48R2	DQ48R2	DQ21R3	DQ21R3	DQ22R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX126p		AC10	AA6	Y7						DQ40R3	DQ40R3	DQ40R3	DQS23R	DQS23R	DQ18R3	DQS48R	DQS48R	DQS48R	DQ21R2	DQ21R2	DQS22R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX126n		AG2	AE2	AA4						DM15R	DM15R	DM15R	DM9R	DM9R	DM8R	DQ18R2	DQ18R2	DQ18R2	DQ11R0	DQ11R0	DQ10R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX126p		AG1	AE1	AA3						DQ15R3	DQ15R3	DQ15R3	DQ9R3	DQ9R3	DQ8R3	DQS18R	DQS18R	DQS18R	DQ10R3	DQ10R3	DQS10R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	VREFB6N3	VREFB6N3		AG5	AD5	W4																			DQ group for non-DQS mode (non-migratable) F780		
B6	VREFB6N3	IO	DIFFIO_TX125n		AB13	W11	W8						DQ40R2	DQ40R2	DQ40R2				DQ18R2	DQ48R1	DQ48R1	DQ48R1			DQ22R1	DQ group for non-DQS mode (non-migratable) F780		
B6	VREFB6N3	IO	DIFFIO_TX125p		AB12	W10	W7						DQS40R	DQS40R	DQS40R				DQS18R	DQ48R0	DQ48R0	DQ48R0			DQ22R0	DQ group for non-DQS mode (non-migratable) F780		
B6	VREFB6N3	IO	DIFFIO_RX125n		AF2	AD2	Y4						DQ15R2	DQ15R2	DQ15R2	DQ9R2	DQ9R2	DQ8R2	DQ18R1	DQ18R1	DQ18R1	DQ10R2	DQ10R2	DQ10R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX125p		AF1	AD1	Y3						DQS15R	DQS15R	DQS15R	DQS9R	DQS9R	DQ18R0	DQ18R0	DQ18R0	DQS10R	DQS10R	DQ10R0		DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX124n		AB7	Y9	W6						DQ40R1	DQ40R1	DQ40R1	DQ22R1	DQ22R1	DQ18R1	DQ47R3	DQ47R3	DQ47R3	DQ20R1	DQ20R1	DQ21R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX124p		AB6	Y8	W5						DQ40R0	DQ40R0	DQ40R0	DQ22R0	DQ22R0	DQ18R0	DQ47R2	DQ47R2	DQ47R2	DQ20R0	DQ20R0	DQ21R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX124n		AD5	AC4	AE2						DQ15R1	DQ15R1	DQ15R1	DQ9R1	DQ9R1	DQ8R1	DQ17R3	DQ17R3	DQ17R3	DQ10R1	DQ10R1	DQ9R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX124p		AD4	AC3	AE1						DQ15R0	DQ15R0	DQ15R0	DQ9R0	DQ9R0	DQ8R0	DQ17R2	DQ17R2	DQ17R2	DQ10R0	DQ10R0	DQ9R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX123n		AB9	Y7	V8						DM39R	DM39R	DM39R	DM21R	DM21R	DM17R	DQS47R	DQS47R	DQS47R			DQS21R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX123p		AB8	Y6	V7						DQ39R3	DQ39R3	DQ39R3	DQ21R3	DQ21R3	DQ17R3	DQ47R1	DQ47R1	DQ47R1			DQ21R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX123n		AE4	AC2	AD2						DM14R	DM14R	DM14R	DM8R	DM8R	DM7R	DQS17R	DQS17R	DQS17R			DQS9R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX123p		AE3	AC1	AD1						DQ14R3	DQ14R3	DQ14R3	DQ8R3	DQ8R3	DQ7R3	DQ17R1	DQ17R1	DQ17R1			DQ9R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX122n		AA8	W5	V6						DQ39R2	DQ39R2	DQ39R2	DQ21R2	DQ21R2	DQ17R2	DQ47R0	DQ47R0	DQ47R0			DQ21R0	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_TX122p		AA7	W4	V5						DQS39R	DQS39R	DQS39R	DQS21R	DQS21R	DQS17R	DQ46R3	DQ46R3	DQ46R3			DQ20R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX122n		AC4	AB4	V4						DQ14R2	DQ14R2	DQ14R2	DQ8R2	DQ8R2	DQ7R2	DQ17R0	DQ17R0	DQ17R0			DQ9R0	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N3	IO	DIFFIO_RX122p		AC3	AB3	V3						DQS14R	DQS14R	DQS14R	DQS8R	DQS8R	DQS7R	DQ16R3	DQ16R3	DQ16R3			DQ8R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX121n		AB11	W7	U7						DQ39R1	DQ39R1	DQ39R1	DQ21R1	DQ21R1	DQ17R1	DQ46R2	DQ46R2	DQ46R2			DQ20R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX121p		AB10	W6	U6						DQ39R0	DQ39R0	DQ39R0	DQ21R0	DQ21R0	DQ17R0	DQS46R	DQS46R	DQS46R			DQS20R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_RX121n		AD3	AB2	W3						DQ14R1	DQ14R1	DQ14R1	DQ8R1	DQ8R1	DQ7R1	DQ16R2	DQ16R2	DQ16R2			DQ8R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_RX121p		AD2	AB1	W2						DQ14R0	DQ14R0	DQ14R0	DQ8R0	DQ8R0	DQ7R0	DQS16R	DQS16R	DQS16R			DQS8R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX120n		AA14	W9	V9						DM38R	DM38R	DM38R	DM20R	DM20R	DM16R	DQ46R1	DQ46R1	DQ46R1			DQ20R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX120p		AA13	W8	U9						DQ38R3	DQ38R3	DQ38R3	DQ20R3	DQ20R3	DQ16R3	DQ46R0	DQ46R0	DQ46R0			DQ20R0	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_RX120n		AE2	Y5	AC2						DM13R	DM13R	DM13R	DM7R	DM7R	DM6R	DQ16R1	DQ16R1	DQ16R1			DQ8R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_RX120p		AE1	Y4	AC1						DQ13R3	DQ13R3	DQ13R3	DQ7R3	DQ7R3	DQ6R3	DQ16R0	DQ16R0	DQ16R0			DQ8R0	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX119n		Y6	V5	T6						DQ38R2	DQ38R2	DQ38R2	DQ20R2	DQ20R2	DQ16R2	DQ45R3	DQ45R3	DQ45R3			DQ19R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX119p		Y5	V4	U5						DQS38R	DQS38R	DQS38R	DQS20R	DQS20R	DQS16R	DQ45R2	DQ45R2	DQ45R2			DQ19R2	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_RX119n		AB5	AA4	AB2						DQ13R2	DQ13R2	DQ13R2	DQ7R2	DQ7R2	DQ6R2	DQ15R3	DQ15R3	DQ15R3	DQ9R3	DQ9R3	DQ7R3	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_RX119p		AB4	AA3	AB1						DQS13R	DQS13R	DQS13R	DQS7R	DQS7R	DQ15R2	DQ15R2	DQ15R2	DQ9R2	DQ9R2	DQ7R2		DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX118n		Y8	V7	T5						DQ38R1	DQ38R1	DQ38R1	DQ20R1	DQ20R1	DQ16R1	DQS45R	DQS45R	DQS45R			DQS19R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX118p		Y7	V6	T4						DQ38R0	DQ38R0	DQ38R0	DQ20R0	DQ20R0	DQ16R0	DQ45R1	DQ45R1	DQ45R1			DQ19R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_RX118n		AC2	AA2	AA2						DQ13R1	DQ13R1	DQ13R1	DQ7R1	DQ7R1	DQ6R1	DQS15R	DQS15R	DQS15R	DQS9R	DQS9R	DQ57R	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_RX118p		AC1	AA1	AA1						DQ13R0	DQ13R0	DQ13R0	DQ7R0	DQ7R0	DQ6R0	DQ15R1	DQ15R1	DQ15R1	DQ9R1	DQ9R1	DQ7R1	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	VREFB6N4	VREFB6N4		AA6	W3	U3																			DQ group for non-DQS mode (non-migratable) F780		
B6	VREFB6N4	IO	DIFFIO_TX117n		AA10	V10	R4						DM37R	DM37R	DM37R	DM19R	DM19R	DM15R	DQ45R0	DQ45R0	DQ45R0			DQ19R0	DQ group for non-DQS mode (non-migratable) F780			
B6	VREFB6N4	IO	DIFFIO_TX117p		AA9	V9	R3						DQ37R3	DQ37R3	DQ37R3	DQ19R3	DQ19R3	DQ15R3	DQ44R3	DQ44R3	DQ44R3			DQ18R3	DQ group for non-DQS mode (non-migratable) F780			
B6</																												



Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)								x4 Mode (Note 3)				
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for DQS mode F1508 & F1020	DQ group for non-migratable F1508	DQ group for non-migratable F1020	DQ group for non-migratable F780	DQ group for non-migratable F1508	DQ group for non-migratable F1020	DQ group for non-migratable F780	DQ group for non-migratable F1508	DQ group for non-migratable F1020	DQ group for non-migratable F780	DQ group for non-migratable F1508	DQ group for non-migratable F1020	DQ group for non-migratable F780
B6	VREFB6N4	IO	DIFFIO_RX117p		AB2	Y2	W1						DQ12R3	DQ12R3	DQ12R3	DQ6R3	DQ6R3	DQ5R3	DQ14R3	DQ14R3	DQ14R3	DQ8R3	DQ8R3	DQ6R3	
B6	VREFB6N4	IO	DIFFIO_TX116n		AA12	U11	T7						DQ37R2	DQ37R2	DQ37R2	DQ19R2	DQ19R2	DQ15R2	DQ44R2	DQ44R2	DQ44R2			DQ18R2	
B6	VREFB6N4	IO	DIFFIO_TX116p		AA11	U10	R7						DQ37R2	DQ37R2	DQ37R2	DQ19R2	DQ19R2	DQ15R2	DQ44R2	DQ44R2	DQ44R2			DQ18R2	
B6	VREFB6N4	IO	DIFFIO_RX116n		AA4	W2	V2						DQ12R2	DQ12R2	DQ12R2	DQ6R2	DQ6R2	DQ5R2	DQ14R2	DQ14R2	DQ14R2	DQ8R2	DQ8R2	DQ6R2	
B6	VREFB6N4	IO	DIFFIO_RX116p		AA3	W1	V1						DQ512R	DQ512R	DQ512R	DQ56R	DQ56R	DQ55R	DQ514R	DQ514R	DQ514R	DQ58R	DQ58R	DQ56R	
B6	VREFB6N4	IO	DIFFIO_TX115n		Y14	U6	R6						DQ37R1	DQ37R1	DQ37R1	DQ19R1	DQ19R1	DQ15R1	DQ44R1	DQ44R1	DQ44R1			DQ18R1	
B6	VREFB6N4	IO	DIFFIO_TX115p		Y13	U5	R5						DQ37R0	DQ37R0	DQ37R0	DQ19R0	DQ19R0	DQ15R0	DQ44R0	DQ44R0	DQ44R0			DQ18R0	
B6	VREFB6N4	IO	DIFFIO_RX115n		AA2	V3	U2						DQ12R1	DQ12R1	DQ12R1	DQ6R1	DQ6R1	DQ5R1	DQ14R1	DQ14R1	DQ14R1	DQ8R1	DQ8R1	DQ6R1	
B6	VREFB6N4	IO	DIFFIO_RX115p		AA1	V2	U1						DQ12R0	DQ12R0	DQ12R0	DQ6R0	DQ6R0	DQ5R0	DQ14R0	DQ14R0	DQ14R0	DQ8R0	DQ8R0	DQ6R0	
B6	VREFB6N4	CLK9n	INPUT		Y4	U4	T2																		
B6	VREFB6N4	CLK9p	INPUT		Y3	U3	T1																		
B6	VREFB6N4	IO	CLK8n/DIFFIO_RX_C2n		Y2	U2	R2																		
B6	VREFB6N4	IO	CLK8p/DIFFIO_RX_C2p		Y1	U1	R1																		
			VCCD_PLL3		Y10	U7	R8																		
			VCCA_PLL3		W11	U9	R9																		
			GNDA_PLL3		Y11	U8	T9																		
			GNDA_PLL3		Y12	V8	T10																		
			GNDA_PLL4		V10	R8	P10																		
			GNDA_PLL4		V11	T8	R10																		
			VCCA_PLL4		W9	R9	P9																		
			VCCD_PLL4		W10	T9	N10																		
B5	VREFB5N0	CLK11p	INPUT		W3	T3	N1																		
B5	VREFB5N0	CLK11n	INPUT		W4	T4	N2																		
B5	VREFB5N0	IO	CLK10p/DIFFIO_RX_C3p		W1	T1	P1																		
B5	VREFB5N0	IO	CLK10n/DIFFIO_RX_C3n		W2	T2	P2																		
B5	VREFB5N0	IO	DIFFIO_TX114n		W8	T11	P6									DM18R	DM18R						DQ19R3	DQ19R3	
B5	VREFB5N0	IO	DIFFIO_TX114p		W7	T10	P5									DQ18R3	DQ18R3						DQ19R2	DQ19R2	
B5	VREFB5N0	IO	DIFFIO_RX114n		U2	P2	M2						DM11R	DM11R	DM11R	DQ18R2	DQ18R2						DQ7R3	DQ7R3	
B5	VREFB5N0	IO	DIFFIO_RX114p		U1	P1	M1						DQ11R3	DQ11R3	DQ11R3	DQ518R	DQ518R						DQ7R2	DQ7R2	
B5	VREFB5N0	IO	DIFFIO_TX113n		W13	T6	P8						DM36R	DM36R	DM36R	DQ18R1	DQ18R1	DM14R					DQ519R	DQ519R	DQ17R3
B5	VREFB5N0	IO	DIFFIO_TX113p		W12	T5	P7						DQ36R3	DQ36R3	DQ36R3	DQ18R0	DQ18R0	DQ14R3					DQ19R1	DQ19R1	DQ17R2
B5	VREFB5N0	IO	DIFFIO_RX113n		V3	R3	L2						DQ11R2	DQ11R2	DQ11R2	DM5R	DM5R	DM4R	DQ13R3	DQ13R3	DQ13R3	DQ57R	DQ57R	DQ5R3	
B5	VREFB5N0	IO	DIFFIO_RX113p		V2	R2	L1						DQ511R	DQ511R	DQ511R	DQ5R3	DQ5R3	DQ4R3	DQ13R2	DQ13R2	DQ13R2	DQ7R1	DQ7R1	DQ5R2	
B5	VREFB5N0	IO	DIFFIO_TX112n		V7	R11	P4						DQ36R2	DQ36R2	DQ36R2	DM17R	DM17R	DQ14R2	DQ43R3	DQ43R3	DQ43R3	DQ19R0	DQ19R0	DQ517R	
B5	VREFB5N0	IO	DIFFIO_TX112p		V6	R10	P3						DQ536R	DQ536R	DQ536R	DQ17R3	DQ17R3	DQ514R	DQ43R2	DQ43R2	DQ43R2			DQ17R1	
B5	VREFB5N0	IO	DIFFIO_RX112n		R2	M2	K1						DQ11R1	DQ11R1	DQ11R1	DQ5R2	DQ5R2	DQ4R2	DQ513R	DQ513R	DQ513R	DQ7R0	DQ7R0	DQ55R	
B5	VREFB5N0	IO	DIFFIO_RX112p		R1	M1	J1						DQ11R0	DQ11R0	DQ11R0	DQ55R	DQ55R	DQ54R	DQ13R1	DQ13R1	DQ13R1	DQ6R3	DQ6R3	DQ5R1	
B5	VREFB5N0	VREFB5N0	VREFB5N0		W6	P3	M3																		
B5	VREFB5N0	IO	DIFFIO_TX111n		V9	R5	N5						DQ36R1	DQ36R1	DQ36R1	DQ17R2	DQ17R2	DQ14R1	DQ543R	DQ543R	DQ543R			DQ17R0	
B5	VREFB5N0	IO	DIFFIO_TX111p		V8	R4	N4						DQ36R0	DQ36R0	DQ36R0	DQ517R	DQ517R	DQ14R0	DQ43R1	DQ43R1	DQ43R1			DQ16R3	
B5	VREFB5N0	IO	DIFFIO_RX111n		T3	N3	H2						DM10R	DM10R	DM10R	DQ5R1	DQ5R1	DQ4R1	DQ13R0	DQ13R0	DQ13R0	DQ6R2	DQ6R2	DQ5R0	
B5	VREFB5N0	IO	DIFFIO_RX111p		T2	N2	H1						DQ10R3	DQ10R3	DQ10R3	DQ5R0	DQ5R0	DQ4R0	DQ12R3	DQ12R3	DQ12R3	DQ56R	DQ56R	DQ4R3	
B5	VREFB5N0	IO	DIFFIO_TX110n		V13	R7	M7						DM35R	DM35R	DM35R	DQ17R1	DQ17R1	DM13R	DQ43R0	DQ43R0	DQ43R0			DQ16R2	
B5	VREFB5N0	IO	DIFFIO_TX110p		V12	R6	N6						DQ35R3	DQ35R3	DQ35R3	DQ17R0	DQ17R0	DQ13R3	DQ42R3	DQ42R3	DQ42R3			DQ516R	
B5	VREFB5N0	IO	DIFFIO_RX110n		V5	L2	G2						DQ10R2	DQ10R2	DQ10R2	DM4R	DM4R	DM3R	DQ12R2	DQ12R2	DQ12R2	DQ6R1	DQ6R1	DQ4R2	
B5	VREFB5N0	IO	DIFFIO_RX110p		V4	L1	G1						DQ510R	DQ510R	DQ510R	DQ4R3	DQ4R3	DQ3R3	DQ512R	DQ512R	DQ512R	DQ6R0	DQ6R0	DQ54R	
B5	VREFB5N0	IO	DIFFIO_TX109n		U13	P11	N9						DQ35R2	DQ35R2	DQ35R2			DQ13R2	DQ42R2	DQ42R2	DQ42R2			DQ16R1	
B5	VREFB5N0	IO	DIFFIO_TX109p		U12	P10	M9						DQ535R	DQ535R	DQ535R			DQ513R	DQ542R	DQ542R	DQ542R			DQ16R0	
B5	VREFB5N0	IO	DIFFIO_RX109n		U4	M4	F2						DQ10R1	DQ10R1	DQ10R1	DQ4R2	DQ4R2	DQ3R2	DQ12R1	DQ12R1	DQ12R1	DQ5R3	DQ5R3	DQ4R1	
B5	VREFB5N0	IO	DIFFIO_RX109p		U3	M3	F1						DQ10R0	DQ10R0	DQ10R0	DQ54R	DQ54R	DQ4R2	DQ12R0	DQ12R0	DQ12R0	DQ5R2	DQ5R2	DQ4R0	
B5	VREFB5N0	IO	DIFFIO_TX108n		U11	P5	M6						DQ35R1	DQ35R1	DQ35R1			DQ13R1	DQ42R1	DQ42R1	DQ42R1			DQ15R3	
B5	VREFB5N0	IO	DIFFIO_TX108p		U10	P4	M5						DQ35R0	DQ35R0	DQ35R0			DQ13R0	DQ42R0	DQ42R0	DQ42R0			DQ15R2	
B5	VREFB5N0	IO	DIFFIO_RX108n		P2	N5	K3						DM9R	DM9R	DM9R	DQ4R1	DQ4R1	DQ3R1	DQ11R3	DQ11R3	DQ11R3	DQ55R	DQ55R	DQ3R3	
B5	VREFB5N0	IO	DIFFIO_RX108p		P1	N4	K2						DQ9R3	DQ9R3	DQ9R3	DQ4R0	DQ4R0	DQ3R0	DQ11R2	DQ11R2	DQ11R2	DQ5R1	DQ5R1	DQ3R2	
B5	VREFB5N1	IO	DIFFIO_TX107n		U7	P7	L10						DM34R	DM34R	DM34R	DM16R	DM16R	DM16R	DQ41R3	DQ41R3	DQ41R3			DQ515R	
B5	VREFB5N1	IO	DIFFIO_TX107p		U6	P6	L9						DQ34R3	DQ34R3	DQ34R3	DQ16R3	DQ16R3	DQ12R3	DQ41R2	DQ41R2	DQ41R2			DQ15R1	





Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)								x4 Mode (Note 3)							
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780				
B5	VREFB5N1	IO	DIFFIO_RX107n		P4	L4	E2						DQ9R2	DQ9R2	DQ9R2	DM3R	DM3R	DM2R	DQS11R	DQS11R	DQS11R	DQ5R0	DQ5R0	DQ5R3				
B5	VREFB5N1	IO	DIFFIO_RX107p		P3	L3	E1						DQS9R	DQS9R	DQS9R	DQ3R3	DQ3R3	DQ2R3	DQ11R1	DQ11R1	DQ11R1	DQ4R3	DQ4R3	DQ3R1				
B5	VREFB5N1	IO	DIFFIO_TX106n		U9	P9	L8						DQ34R2	DQ34R2	DQ34R2	DQ16R2	DQ16R2	DQ12R2	DQS41R	DQS41R	DQS41R			DQ15R0				
B5	VREFB5N1	IO	DIFFIO_TX106p		U8	P8	L7						DQS34R	DQS34R	DQS34R	DQS16R	DQS16R	DQS12R	DQ41R1	DQ41R1	DQ41R1	DQ18R3	DQ18R3	DQ14R3				
B5	VREFB5N1	IO	DIFFIO_RX106n		R4	K2	D2						DQ9R1	DQ9R1	DQ9R1	DQ3R2	DQ3R2	DQ2R2	DQ11R0	DQ11R0	DQ11R0	DQ4R2	DQ4R2	DQ3R0				
B5	VREFB5N1	IO	DIFFIO_RX106p		R3	K1	D1						DQ9R0	DQ9R0	DQ9R0	DQ3R1	DQ3R1	DQ2R1	DQ10R3	DQ10R3	DQ10R3	DQ4R1	DQ4R1	DQ3R3				
B5	VREFB5N1	IO	DIFFIO_TX105n		T7	N9	L6						DQ34R1	DQ34R1	DQ34R1	DQ16R1	DQ16R1	DQ12R1	DQ41R0	DQ41R0	DQ41R0	DQ18R2	DQ18R2	DQ14R2				
B5	VREFB5N1	IO	DIFFIO_TX105p		T6	N8	L5						DQ34R0	DQ34R0	DQ34R0	DQ16R0	DQ16R0	DQ12R0	DQ40R3	DQ40R3	DQ40R3	DQS18R	DQS18R	DQS14R				
B5	VREFB5N1	IO	DIFFIO_RX105n		T5	K4	L4						DM8R	DM8R	DM8R	DQ3R1	DQ3R1	DQ2R1	DQ10R2	DQ10R2	DQ10R2	DQ4R1	DQ4R1	DQ2R2				
B5	VREFB5N1	IO	DIFFIO_RX105p		T4	K3	L3						DQ8R3	DQ8R3	DQ8R3	DQ3R0	DQ3R0	DQ2R0	DQS10R	DQS10R	DQS10R	DQ4R0	DQ4R0	DQ2R2				
B5	VREFB5N1	IO	DIFFIO_TX104n		T13	N7	K8						DM33R	DM33R	DM33R	DM15R	DM15R	DM11R	DQ40R2	DQ40R2	DQ40R2	DQ18R1	DQ18R1	DQ14R1				
B5	VREFB5N1	IO	DIFFIO_TX104p		T12	N6	K7						DQ33R3	DQ33R3	DQ33R3	DQ15R3	DQ15R3	DQ11R3	DQS40R	DQS40R	DQS40R	DQ18R0	DQ18R0	DQ14R0				
B5	VREFB5N1	IO	DIFFIO_RX104n		N2	J2	J4						DQ8R2	DQ8R2	DQ8R2	DM2R	DM2R	DM1R	DQ10R1	DQ10R1	DQ10R1	DQ3R3	DQ3R3	DQ2R1				
B5	VREFB5N1	IO	DIFFIO_RX104p		N1	J1	J3						DQS8R	DQS8R	DQS8R	DQ2R3	DQ2R3	DQ1R3	DQ10R0	DQ10R0	DQ10R0	DQ3R2	DQ3R2	DQ2R0				
B5	VREFB5N1	VREFB5N1	VREFB5N1		R5	J5	K4																					
B5	VREFB5N1	IO	DIFFIO_TX103n		T11	M7	J8						DQ33R2	DQ33R2	DQ33R2	DQ15R2	DQ15R2	DQ11R2	DQ40R1	DQ40R1	DQ40R1	DQ17R3	DQ17R3	DQ13R3				
B5	VREFB5N1	IO	DIFFIO_TX103p		T10	M6	J7						DQS33R	DQS33R	DQS33R	DQS15R	DQS15R	DQS11R	DQ40R0	DQ40R0	DQ40R0	DQ17R2	DQ17R2	DQ13R2				
B5	VREFB5N1	IO	DIFFIO_RX103n		M2	H2	H4						DQ8R1	DQ8R1	DQ8R1	DQ2R2	DQ2R2	DQ1R2	DQ9R3	DQ9R3	DQ9R3	DQS3R	DQS3R	DQ1R3				
B5	VREFB5N1	IO	DIFFIO_RX103p		M1	H1	H3						DQ8R0	DQ8R0	DQ8R0	DQS2R	DQS2R	DQS1R	DQ9R2	DQ9R2	DQ9R2	DQ3R1	DQ3R1	DQ1R2				
B5	VREFB5N1	IO	DIFFIO_TX102n		T9	N11	K6						DQ33R1	DQ33R1	DQ33R1			DQ11R1	DQ39R3	DQ39R3	DQ39R3			DQS13R				
B5	VREFB5N1	IO	DIFFIO_TX102p		T8	N10	K5						DQ33R0	DQ33R0	DQ33R0			DQ11R0	DQ39R2	DQ39R2	DQ39R2			DQ13R1				
B5	VREFB5N1	IO	DIFFIO_RX102n		L2	J4	G4						DM7R	DM7R	DM7R	DQ2R1	DQ2R1	DQ1R1	DQS9R	DQS9R	DQS9R	DQ3R0	DQ3R0	DQS1R				
B5	VREFB5N1	IO	DIFFIO_RX102p		L1	J3	G3						DQ7R3	DQ7R3	DQ7R3	DQ2R0	DQ2R0	DQ1R0	DQ9R1	DQ9R1	DQ9R1	DQ2R3	DQ2R3	DQ1R1				
B5	VREFB5N1	IO	DIFFIO_TX101n		R7	M11	J6						DM32R	DM32R	DM32R	DM14R	DM14R	DM10R	DQS39R	DQS39R	DQS39R	DQ17R0	DQ17R0	DQ13R0				
B5	VREFB5N1	IO	DIFFIO_TX101p		R6	M10	J5						DQ32R3	DQ32R3	DQ32R3	DQ14R3	DQ14R3	DQ10R3	DQ39R1	DQ39R1	DQ39R1	DQ16R3	DQ16R3	DQ12R3				
B5	VREFB5N1	IO	DIFFIO_RX101n		K2	G2	F4						DQ7R2	DQ7R2	DQ7R2	DM1R	DM1R	DM0R	DQ9R0	DQ9R0	DQ9R0	DQ2R2	DQ2R2	DQ1R0				
B5	VREFB5N1	IO	DIFFIO_RX101p		K1	G1	F3						DQS7R	DQS7R	DQS7R	DQ1R3	DQ1R3	DQ0R3	DQ8R3	DQ8R3	DQ8R3	DQS2R	DQS2R	DQ0R3				
B5	VREFB5N1	IO	DIFFIO_TX100n		P6	L6	G6						DQ32R2	DQ32R2	DQ32R2	DQ14R2	DQ14R2	DQ10R2	DQ39R0	DQ39R0	DQ39R0	DQ16R2	DQ16R2	DQ12R2				
B5	VREFB5N1	IO	DIFFIO_TX100p		P5	L5	F5						DQ32R1	DQ32R1	DQ32R1	DQS14R	DQS14R	DQS10R	DQ38R3	DQ38R3	DQ38R3	DQS16R	DQS16R	DQS12R				
B5	VREFB5N1	IO	DIFFIO_RX100n		N4	G4	E4						DQ7R1	DQ7R1	DQ7R1	DQ1R2	DQ1R2	DQ0R2	DQ8R2	DQ8R2	DQ8R2	DQ2R1	DQ2R1	DQ0R2				
B5	VREFB5N1	IO	DIFFIO_RX100p		N3	G3	E3						DQ7R0	DQ7R0	DQ7R0	DQS1R	DQS1R	DQS0R	DQ8R1	DQ8R1	DQ8R1	DQ2R0	DQ2R0	DQS0R				
B5	VREFB5N2	IO	DIFFIO_TX99n		R13	M9	H8						DQ32R1	DQ32R1	DQ32R1	DQ15R1	DQ15R1	DQ10R1	DQ38R2	DQ38R2	DQ38R2	DQS17R	DQS17R	DQ12R1				
B5	VREFB5N2	IO	DIFFIO_TX99p		R12	M8	H7						DQ32R0	DQ32R0	DQ32R0	DQ15R0	DQ15R0	DQ10R0	DQS38R	DQS38R	DQS38R	DQ17R1	DQ17R1	DQ12R0				
B5	VREFB5N2	IO	DIFFIO_RX99n		J2	F2	C2						DM6R	DM6R		DQ1R1	DQ1R1	DQ0R1	DQ8R1	DQ8R1	DQ8R1	DQ1R3	DQ1R3	DQ0R1				
B5	VREFB5N2	IO	DIFFIO_RX99p		J1	F1	B2						DQ6R3	DQ6R3		DQ1R0	DQ1R0	DQ0R0	DQ8R0	DQ8R0	DQ8R0	DQ1R2	DQ1R2	DQ0R0				
B5	VREFB5N2	IO	DIFFIO_TX98n		R11	L10							DM31R	DM31R		DQ13R1	DQ13R1		DQ38R1	DQ38R1		DQS15R	DQS15R					
B5	VREFB5N2	IO	DIFFIO_TX98p		R10	L9							DQ31R3	DQ31R3		DQ13R0	DQ13R0		DQ38R0	DQ38R0		DQ15R1	DQ15R1					
B5	VREFB5N2	IO	DIFFIO_RX98n		H2	F4							DQ6R2	DQ6R2		DQ13R2	DQ13R2		DQ7R3	DQ7R3		DQS1R	DQS1R					
B5	VREFB5N2	IO	DIFFIO_RX98p		H1	F3							DQS6R	DQS6R		DQS13R	DQS13R		DQ7R2	DQ7R2		DQ1R1	DQ1R1					
B5	VREFB5N2	IO	DIFFIO_TX97n		R9	L8							DQ31R2	DQ31R2		DM13R	DM13R		DQ37R3	DQ37R3		DQ15R3	DQ15R3					
B5	VREFB5N2	IO	DIFFIO_TX97p		R8	L7							DQS31R	DQS31R		DQ13R3	DQ13R3		DQ37R2	DQ37R2		DQ15R2	DQ15R2					
B5	VREFB5N2	IO	DIFFIO_RX97n		M4	E2							DQ6R1	DQ6R1		DM0R	DM0R		DQS7R	DQS7R		DQ1R0	DQ1R0					
B5	VREFB5N2	IO	DIFFIO_RX97p		M3	E1							DQ6R0	DQ6R0		DQ0R3	DQ0R3		DQ7R1	DQ7R1		DQ0R3	DQ0R3					
B5	VREFB5N2	IO	DIFFIO_TX96n		N6	K9							DQ31R1	DQ31R1		DM12R	DM12R		DQS37R	DQS37R		DQ15R0	DQ15R0					
B5	VREFB5N2	IO	DIFFIO_TX96p		N5	K8							DQ31R0	DQ31R0		DQ12R3	DQ12R3		DQ37R1	DQ37R1		DQ14R3	DQ14R3					
B5	VREFB5N2	IO	DIFFIO_RX96n		K4	E4							DM5R	DM5R		DQ0R2	DQ0R2		DQ7R0	DQ7R0		DQ0R2	DQ0R2					
B5	VREFB5N2	IO	DIFFIO_RX96p		K3	E3							DQS5R	DQS5R		DQS0R	DQS0R		DQ6R3	DQ6R3		DQS0R	DQS0R					
B5	VREFB5N2	VREFB5N2	VREFB5N2		J5	H5	H5																					
B5	VREFB5N2	IO	DIFFIO_TX95n		P8	K7							DM30R	DM30R		DQ14R1	DQ14R1		DQ37R0	DQ37R0		DQ16R1	DQ16R1					
B5	VREFB5N2	IO	DIFFIO_TX95p		P7	K6							DQ30R3	DQ30R3		DQ14R0	DQ14R0		DQ36R3	DQ36R3		DQ16R0	DQ16R0					
B5	VREFB5N2	IO	DIFFIO_RX95n		L4	D2							DQS5R	DQS5R		DQ0R1	DQ0R1		DQ6R2	DQ6R2		DQ0R1	DQ0R1					
B5	VREFB5N2	IO	DIFFIO_RX95p		L3	D1							DQS5R	DQS5R		DQ0R0	DQ0R0		DQS6R	DQS6R		DQ0R0	DQ0R0					
B5	VREFB5N2	IO	DIFFIO_TX94n		P10	J9							DQ30R2	DQ30R2		DQ12R2	DQ12R2		DQ36R2	DQ36R2		DQ14R2	DQ14R2					
B5	VREFB5N2	IO	DIFFIO_TX94p		P9	J8							DQS30R	DQS30R		DQS12R	DQS12R		DQS36R	DQS36R		DQS14R	DQS14R					
B5	VREFB5N2	IO	DIFFIO_RX94n		G4	H4							DQ5R1	DQ5R1					DQ6R1	DQ6R1								
B5	VREFB5N2	IO	DIFFIO_RX94p		G3	H3							DQ5R0	DQ5R0					DQ6R0	DQ6R0								



Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)						x4 Mode (Note 3)				
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for DQS mode F1508 & F1020	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	
B5	VREFB5N2	IO	DIFFIO_TX93n		M6	J7						DQ30R1	DQ30R1		DQ12R1	DQ12R1		DQ36R1	DQ36R1		DQ14R1	DQ14R1	
B5	VREFB5N2	IO	DIFFIO_TX93p		M5	J6						DQ30R0	DQ30R0		DQ12R0	DQ12R0		DQ36R0	DQ36R0		DQ14R0	DQ14R0	
B5	VREFB5N2	IO	DIFFIO_RX93n		H4	G6						DM4R						DQ5R3					
B5	VREFB5N2	IO	DIFFIO_RX93p		H3	G5						DQ4R3						DQ5R2					
B5	VREFB5N2	IO	DIFFIO_TX92n		N8							DM29R						DQ35R3					
B5	VREFB5N2	IO	DIFFIO_TX92p		N7							DQ29R3						DQ35R2					
B5	VREFB5N2	IO	DIFFIO_RX92n		J4							DQ4R2						DQS5R					
B5	VREFB5N2	IO	DIFFIO_RX92p		J3							DQS4R						DQ5R1					
B5	VREFB5N3	IO	DIFFIO_TX91n		P12							DQ29R2						DQS35R					
B5	VREFB5N3	IO	DIFFIO_TX91p		P11							DQS29R						DQ35R1					
B5	VREFB5N3	IO	DIFFIO_RX91n		L6							DQ4R1						DQ5R0					
B5	VREFB5N3	IO	DIFFIO_RX91p		L5							DQ4R0						DQ4R3					
B5	VREFB5N3	IO	DIFFIO_TX90n		N10							DQ29R1						DQ35R0					
B5	VREFB5N3	IO	DIFFIO_TX90p		N9							DQ29R0						DQ34R3					
B5	VREFB5N3	IO	DIFFIO_RX90n		K6							DM3R						DQ4R2					
B5	VREFB5N3	IO	DIFFIO_RX90p		K5							DQ3R3						DQS4R					
B5	VREFB5N3	IO	DIFFIO_TX89n		P14							DM28R						DQ34R2					
B5	VREFB5N3	IO	DIFFIO_TX89p		P13							DQ28R3						DQS34R					
B5	VREFB5N3	IO	DIFFIO_RX89n		J7							DQ3R2						DQ4R1					
B5	VREFB5N3	IO	DIFFIO_RX89p		J6							DQS3R						DQ4R0					
B5	VREFB5N3	IO	DIFFIO_TX88n		N12							DQ28R2						DQ34R1					
B5	VREFB5N3	IO	DIFFIO_TX88p		N11							DQS28R						DQ34R0					
B5	VREFB5N3	IO	DIFFIO_RX88n		G2							DQ3R1						DQ3R3					
B5	VREFB5N3	IO	DIFFIO_RX88p		G1							DQ3R0						DQ3R2					
B5	VREFB5N3	VREFB5N3	VREFB5N3		G7	H6	D3																
B5	VREFB5N3	IO	DIFFIO_TX87n		M8							DQ28R1						DQ33R3					
B5	VREFB5N3	IO	DIFFIO_TX87p		M7							DQ28R0						DQ33R2					
B5	VREFB5N3	IO	DIFFIO_RX87n		F2							DM2R						DQS3R					
B5	VREFB5N3	IO	DIFFIO_RX87p		F1							DQ2R3						DQ3R1					
B5	VREFB5N3	IO	DIFFIO_TX86n		M10							DM27R						DQS33R					
B5	VREFB5N3	IO	DIFFIO_TX86p		M9							DQ27R3						DQ33R1					
B5	VREFB5N3	IO	DIFFIO_RX86n		H6							DQ2R2						DQ3R0					
B5	VREFB5N3	IO	DIFFIO_RX86p		H5							DQS2R						DQ2R3					
B5	VREFB5N3	IO	DIFFIO_TX85n		M12							DQ27R2						DQ33R0					
B5	VREFB5N3	IO	DIFFIO_TX85p		M11							DQS27R						DQ32R3					
B5	VREFB5N3	IO	DIFFIO_RX85n		F4							DQ2R1						DQ2R2					
B5	VREFB5N3	IO	DIFFIO_RX85p		F3							DQ2R0						DQS2R					
B5	VREFB5N4	IO	DIFFIO_TX84n		L8							DQ27R1						DQ32R2					
B5	VREFB5N4	IO	DIFFIO_TX84p		L7							DQ27R0						DQS32R					
B5	VREFB5N4	IO	DIFFIO_RX84n		G6							DM1R						DQ2R1					
B5	VREFB5N4	IO	DIFFIO_RX84p		G5							DQ1R3						DQ2R0					
B5	VREFB5N4	IO	DIFFIO_TX83n		L10							DM26R						DQ32R1					
B5	VREFB5N4	IO	DIFFIO_TX83p		L9							DQ26R3						DQ32R0					
B5	VREFB5N4	IO	DIFFIO_RX83n		E2							DQ1R2						DQ1R3					
B5	VREFB5N4	IO	DIFFIO_RX83p		E1							DQS1R						DQ1R2					
B5	VREFB5N4	IO	DIFFIO_TX82n		K9							DQ26R2						DQ31R3					
B5	VREFB5N4	IO	DIFFIO_TX82p		K8							DQS26R						DQ31R2					
B5	VREFB5N4	IO	DIFFIO_RX82n		E4							DQ1R1						DQS1R					
B5	VREFB5N4	IO	DIFFIO_RX82p		E3							DQ1R0						DQ1R1					
B5	VREFB5N4	IO	DIFFIO_TX81n		J9							DQ26R1						DQS31R					
B5	VREFB5N4	IO	DIFFIO_TX81p		J8							DQ26R0						DQ31R1					
B5	VREFB5N4	IO	DIFFIO_RX81n		D4							DM0R						DQ1R0					
B5	VREFB5N4	IO	DIFFIO_RX81p		D3							DQ0R3						DQ0R3					
B5	VREFB5N4	VREFB5N4	VREFB5N4		D2	F5	D4																
B5	VREFB5N4	IO	DIFFIO_TX80n		H9							DM25R						DQ31R0					
B5	VREFB5N4	IO	DIFFIO_TX80p		H8							DQ25R3						DQ30R3					





Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)						x4 Mode (Note 3)																							
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for DQS mode F1508 & F1020	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780																	
B4	VREFB4N1	IO			G12	K12							DQ28T2	DM19T							DQ34T0	DQ23T2																				
B4	VREFB4N1	IO			N13								DQS28T									DQ33T3																				
B4	VREFB4N1	VREFB4N1	VREFB4N1		F9	H9	D6																																			
B4	VREFB4N1	IO			G13	L13	G11							DQ28T1	DQ19T3	DQ11T2						DQ33T2	DQS23T	DQS13T																		
B4	VREFB4N1	IO			H13									DQ28T0								DQS33T																				
B4	VREFB4N1	IO			L14	J12								DM27T	DQ19T2							DQ33T1	DQ23T1																			
B4	VREFB4N1	IO			M14									DQ27T3								DQ33T0																				
B4	VREFB4N1	IO	DQS4T		C11	F9	J13	DQS2T		DQVLD0T		DQVLD0T	DQ27T2	DQS19T	DQS11T	DQS4T	DQS4T	DQS4T	DQS4T	DQS4T	DQ32T3	DQ23T0	DQ13T1	DQS4T	DQS4T																	
B4	VREFB4N1	IO	DQ4T		A11	D8		DQ2T		DQ0T		DQ0T	DQS27T	DQ19T1		DQ4T0	DQ4T0				DQS32T	DQ22T3		DQ4T0	DQ4T0																	
B4	VREFB4N1	IO	DQ4T		E11	E8	F10	DQ2T		DQ0T		DQ0T	DQ27T1	DQ19T0	DQ11T1	DQ4T1	DQ4T1				DQS32T	DQ22T2	DQ13T0	DQ4T1	DQ4T1																	
B4	VREFB4N1	IO	DQ4T		D11	F8		DQ2T		DQ0T		DQ0T	DQ27T0	DM18T		DQ4T2	DQ4T2				DQ32T1	DQS22T		DQ4T2	DQ4T2																	
B4	VREFB4N1	IO	DQSn4T		B11	E9	E10	DQSn2T		DQ0T		DQ0T	DM26T	DQ18T3	DQ11T0	DQSB4T	DQSB4T				DQ32T0	DQ22T1	DQ12T3	DQSB4T	DQSB4T																	
B4	VREFB4N1	IO	DQ4T		E12	F10		DQ2T		DQ0T		DQ0T	DQ26T3	DQ18T2		DQ4T3	DQ4T3				DQ31T3	DQ22T0		DQ4T3	DQ4T3																	
B4	VREFB4N1	IO			N14									DQ26T2							DQ31T2																					
B4	VREFB4N1	IO			P15	K13								DQS26T	DQS18T						DQS31T	DQ21T3																				
B4	VREFB4N2	IO			G14									DQ26T1							DQ31T1																					
B4	VREFB4N2	IO			H14	J13								DQ26T0	DQ18T1						DQ31T0	DQ21T2																				
B4	VREFB4N2	IO			M15									DM25T							DQ30T3																					
B4	VREFB4N2	IO			N15	H12								DQ25T3	DQ18T0						DQ30T2	DQS21T																				
B4	VREFB4N2	IO	DQS5T		B12	C10	C8	DQVLD2T	DQVLD0T		DQS0T	DQS0T	DQ25T2	DM17T	DM10T	DQS5T	DQS5T	DQS5T	DQS5T	DQS30T	DQ21T1	DQ12T2	DQS5T	DQS5T	DQS5T																	
B4	VREFB4N2	IO	DQ5T		A12	A10	C9	DQ2T	DQ0T	DQ0T	DQ0T	DQ0T	DQS25T	DQ17T3	DQ10T3	DQ5T0	DQ5T0	DQ5T0	DQ5T0	DQ30T1	DQ21T0	DQS12T	DQ5T0	DQ5T0	DQ5T0																	
B4	VREFB4N2	IO	DQ5T		C12	B10	D9	DQ2T	DQ0T	DQ0T	DQ0T	DQ0T	DQ25T1	DQ17T2	DQ10T2	DQ5T1	DQ5T1	DQ5T1	DQ5T1	DQ30T0	DQ20T3	DQ12T1	DQ5T1	DQ5T1	DQ5T1																	
B4	VREFB4N2	IO	DQ5T		D12	D10	D8	DQ2T	DQ0T	DQ0T	DQ0T	DQ0T	DQ25T0	DQS17T	DQS10T	DQ5T2	DQ5T2	DQ5T2	DQ29T3	DQ20T2	DQ12T0	DQ5T2	DQ5T2	DQ5T2																		
B4	VREFB4N2	IO	DQSn5T		B13	C11	B8	DQ2T	DQ0T	DQ0T	DQSn0T	DQSn0T	DM24T	DQ17T1	DQ10T1	DQSb5T	DQSb5T	DQSb5T	DQSb5T	DQ29T2	DQS20T	DQ11T3	DQSb5T	DQSb5T																		
B4	VREFB4N2	IO	DQ5T		A13	D11	A8	DQ2T	DQ0T		DQ0T		DQ24T3	DQ17T0	DQ10T0	DQ5T3	DQ5T3	DQ5T3	DQS29T	DQ20T1	DQ11T2	DQ5T3	DQ5T3	DQ5T3																		
B4	VREFB4N2	IO			H15									DQ24T2							DQ29T1																					
B4	VREFB4N2	IO			L15									DQS24T							DQ29T0																					
B4	VREFB4N2	VREFB4N2	VREFB4N2		F12	D9	E9																																			
B4	VREFB4N2	IO			G15	H13								DQ24T1	DM16T						DQ28T3	DQ20T0																				
B4	VREFB4N2	IO			G16									DQ24T0							DQ28T2																					
B4	VREFB4N2	IO			N16	L14								DM23T	DQ16T3						DQS28T	DQ19T3																				
B4	VREFB4N2	IO			M16									DQ23T3							DQ28T1																					
B4	VREFB4N2	IO	DQS6T		E13	F11	G12	DQS3T						DQ23T2	DQ16T2	DM9T	DQS6T	DQS6T	DQS6T	DQ28T0	DQ19T2	DQS11T	DQS6T	DQS6T																		
B4	VREFB4N2	IO	DQ6T		F14	E11		DQ3T		DQ1T		DQ0T	DQS23T	DQS16T		DQ6T0	DQ6T0				DQ27T3	DQS19T		DQ6T0	DQ6T0																	
B4	VREFB4N2	IO	DQ6T		E14	G10	F11	DQ3T		DQ1T		DQ0T	DQ23T1	DQ16T1	DQ9T3	DQ6T1	DQ6T1				DQ27T2	DQ19T1	DQ11T1	DQ6T1	DQ6T1																	
B4	VREFB4N2	IO	DQ6T		F13	G11		DQ3T		DQ1T		DQ0T	DQ23T0	DQ16T0		DQ6T2	DQ6T2				DQ27T1	DQ19T0		DQ6T2	DQ6T2																	
B4	VREFB4N2	IO	DQSn6T		D13	F12		DQSn3T		DQ1T		DQ0T	DM22T	DM15T		DQSB6T	DQSB6T				DQ27T1	DQ18T3		DQSB6T	DQSB6T																	
B4	VREFB4N2	IO	DQ6T		C13	G12		DQ3T		DQ1T		DQ0T	DQ22T3	DQ15T3		DQ6T3	DQ6T3				DQ27T0	DQ18T2		DQ6T3	DQ6T3																	
B4	VREFB4N2	IO			N17	K14								DQ22T2	DQ15T2					DQ26T3	DQS18T																					
B4	VREFB4N2	IO			L16									DQS22T							DQ26T2																					
B4	VREFB4N3	IO			H16	L15								DQ22T1	DQS15T						DQS26T	DQ18T1																				
B4	VREFB4N3	IO			H17									DQ22T0							DQ26T1																					
B4	VREFB4N3	IO			G17									DM21T							DQ26T0																					
B4	VREFB4N3	IO			M17	J14								DQ21T3	DQ15T1						DQ25T3	DQ18T0																				
B4	VREFB4N3	IO	DQS7T		B14	C12	B10	DQVLD3T	DQS1T	DQS1T	DQVLD0T		DQ21T2	DQ15T0	DQ9T2	DQS7T	DQS7T	DQS7T	DQS7T	DQ25T2	DQ17T3	DQ11T0	DQS7T	DQS7T	DQS7T																	
B4	VREFB4N3	IO	DQ7T		A14	D12	C10	DQ3T	DQ1T	DQ1T	DQ0T	DQ0T	DQS21T	DM14T	DQS9T	DQ7T0	DQ7T0	DQ7T0	DQ7T0	DQS25T	DQ17T2	DQ10T3	DQ7T0	DQ7T0	DQ7T0																	
B4	VREFB4N3	IO	DQ7T		C14	A11	B9	DQ3T	DQ1T	DQ1T	DQ0T	DQ0T	DQ21T1	DQ14T3	DQ9T1	DQ7T1	DQ7T1	DQ7T1	DQ7T1	DQ25T1	DQS17T	DQ10T2	DQ7T1	DQ7T1	DQ7T1																	
B4	VREFB4N3	IO	DQ7T		D14	B11	D10	DQ3T	DQ1T	DQ1T	DQ0T	DQ0T	DQ21T0	DQ14T2	DQ9T0	DQ7T2	DQ7T2	DQ7T2	DQ7T2	DQ25T0	DQ17T1	DQS10T	DQ7T2	DQ7T2	DQ7T2																	
B4	VREFB4N3	IO	DQSn7T		B15	B12	A10	DQ3T	DQSn1T	DQSn1T	DQ0T	DQ0T	DM20T	DQS14T	DM8T	DQSB7T	DQSB7T	DQSB7T	DQSB7T	DQ24T3	DQ17T0	DQ10T1	DQSB7T	DQSB7T																		
B4	VREFB4N3	IO	DQ7T		A15	A12	A9	DQ3T	DQ1T	DQ1T	DQ0T	DQ0T	DQ20T3	DQ14T1	DQ8T3	DQ7T3	DQ7T3	DQ7T3	DQ7T3	DQ24T2	DQ16T3	DQ10T0	DQ7T3	DQ7T3																		
B4	VREFB4N3	IO			L17																																					





















Bank Number	VREF Group (Note 4)	Pin Name/Function	Optional Function(s) /DQ group for DQS x4 Mode	Configuration Function	F1508	F1020	F780	x8/x9 Mode		x16/x18 Mode		x32/x36 Mode	x5 Mode (Note 2)						x4 Mode (Note 3)											
								DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780	DQ group for DQS mode F1508 & F1020	DQ group for DQS mode F780		DQ group for DQS mode F1508 & F1020	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780	DQ group for non-DQS mode (non-migratable) F1508	DQ group for non-DQS mode (non-migratable) F1020	DQ group for non-DQS mode (non-migratable) F780	DQ group for non-DQS mode (migratable) F1508	DQ group for non-DQS mode (migratable) F1020	DQ group for non-DQS mode (migratable) F780					
(2) This mode is used for x4 DDR2 SDRAM (with DM support) devices and x9 RLD RAM II devices.																														
(3) This mode is used for DDR/DDR2 SDRAM, RLD RAM II, and QDR II SRAM interfaces, except for x9 RLD RAM II devices. This mode can support x4 DDR2 SDRAM devices if the DM pins are not used.																														
(4) Vref pins are required when using DDR, DDR2 and QDR2 pins. For more information on the value of the Vref pins, refer to the Stratix II Handbook Volume 2 Chapter 5: Selectable I/O Standards in Stratix II & Stratix II GX Devices.																														



Pin Information for the Stratix® II EP2S130 Device  
Version 2.2

Pin Name	Pin Type (1st, 2nd, & 3rd Function)	Pin Description
<b>Supply and Reference Pins</b>		
VCCINT	Power	These are internal logic array voltage supply pins. VCCINT also supplies power to the input buffers used for the LVDS, LVPECL, HyperTransport™ technology, differential HSTL, differential SSTL, HSTL, and SSTL I/O standards. All VCCINT pins must be connected to 1.2 V.
VCCIO[1..8]	Power	These are I/O supply voltage pins for banks 1 through 8. Each bank can support a different voltage level. VCCIO supplies power to the output buffers for all I/O standards. VCCIO also supplies power to the input buffers used for the LVTTTL, LVCMOS, 1.5 V, 1.8 V, 2.5 V, 3.3-V PCI, and 3.3-V PCI-X I/O standards.
VCCPD[1..8]	Power	Dedicated power pins. This supply is used to power the I/O pre-drivers and the 3.3-V/2.5-V buffers of the configuration input pins and JTAG pins. VCCPD powers the JTAG pins (TCK, TMS, TDI, and TRST) and the following configuration pins: nCONFIG, DCLK (when used as an input), nIO_Pullup, DATA[7..0], RUnLU, nCE, nWS, nRS, CS, nCS, and CLKUSR. The VCCPD pins must be connected to 3.3 V and must ramp-up from 0 V to 3.3 V within 100 ms to ensure successful configuration. If you use the AES key programming feature of the device, VCCPD8 powers the circuitry enabling the key to be programmed in non-volatile memory. During key programming, apply 3.7 V to VCCPD8. Refer to AN341-Using the Design Security Feature in Stratix II and Stratix II GX Devices for more information.
GND	Ground	Device ground pins. All GND pins should be connected to the board GND plane.
VREFB[1..8][0..4]	Input	Input reference voltage for each I/O bank. If a bank is used for a voltage-referenced I/O standard, then these pins are used as the voltage-reference pins for that bank. All the VREF pins within a bank are shorted together. If VREF pins are not used, designers should connect them to either VCC or GND.
VCC_PLL5_OUT	Power	External clock output VCCIO power for PLL5 clock outputs PLL5_OUT[1..0]p, PLL5_OUT[1..0]n, PLL5_FBp/OUT2p & PLL5_FBN/OUT2n. This pin is the VCCIO pin for bank 9.
VCC_PLL6_OUT	Power	External clock output VCCIO power for PLL6 clock outputs PLL6_OUT[1..0]p, PLL6_OUT[1..0]n, PLL6_FBp/OUT2p & PLL6_FBN/OUT2n. This pin is the VCCIO pin for bank 10.
VCC_PLL11_OUT	Power	External clock output VCCIO power for PLL11 clock outputs PLL11_OUT[1..0]p, PLL11_OUT[1..0]n, PLL11_FBp/OUT2p & PLL11_FBN/OUT2n. This pin is the VCCIO pin for bank 11.
VCC_PLL12_OUT	Power	External clock output VCCIO power for PLL12 clock outputs PLL12_OUT[1..0]p, PLL12_OUT[1..0]n, PLL12_FBp/OUT2p & PLL12_FBN/OUT2n. This pin is the VCCIO pin for bank 12.
VCCA_PLL[1..12]	Power	Analog power for PLLs[1..12]. The designer must connect these pins to 1.2 V, even if the PLL is not used.
VCCD_PLL[1..12]	Power	Digital power for PLLs[1..12]. The designer must connect these pins to 1.2 V, even if the PLL is not used.
GNDA_PLL[1..12]	Ground	Analog ground for PLLs[1..12].
NC	No Connect	Do not drive signals into these pins.
RUP4	I/O, Input	Reference pin for banks 3 & 4. The external precision resistor $R_{up}$ must be connected to the designated RUP pin within bank 4. If not required, this pin is a regular I/O pin.
RDN4	I/O, Input	Reference pin for banks 3 & 4. The external precision resistor $R_{dn}$ must be connected to the designated RDN pin within bank 4. If not required, this pin is a regular I/O pin.
RUP7	I/O, Input	Reference pin for banks 7 & 8. The external precision resistor $R_{up}$ must be connected to the designated RUP pin within bank 7. If not required, this pin is a regular I/O pin.
RDN7	I/O, Input	Reference pin for banks 7 & 8. The external precision resistor $R_{dn}$ must be connected to the designated RDN pin within bank 7. If not required, this pin is a regular I/O pin.
<b>Dedicated Configuration/JTAG Pins</b>		
nIO_PULLUP	Input	Dedicated input that chooses whether the internal pull-ups on the user I/O pins and dual-purpose I/O pins (nCSO, ASDO, DATA[7..0], nWS, nRS, RDYnBSY, nCS, CS, RUnLU, PGM[], CLKUSR, INIT_DONE, DEV_OE, DEV_CLRn) are on or off before and during configuration. A logic high (1.5 V, 1.8 V, 2.5 V, or 3.3 V) turns off the weak pull-up, while a logic low turns them on.
VCCSEL	Input	Dedicated input that selects which input buffer is used on configuration input pins: nCONFIG, DCLK (when used as an input), DATA[7..0], RUnLU, nCE, nWS, nRS, CS, nCS, and CLKUSR. The 3.3-V/2.5-V input buffer is powered by VCCPD, while the 1.8-V/1.5-V input buffer is powered by VCCIO. The VCCSEL input buffer is powered by VCCPD and must be hardwired to VCCPD or ground. A logic high (VCCPD) selects the 1.8-V/1.5-V input buffer, while a logic low selects the 3.3-V/2.5-V input buffer. VCCSEL should be set to comply with the logic levels driven out of the configuration device or MAX II device/microprocessor with flash memory.
TEMPDIODEp	Input	Pin used in conjunction with the temperature sensing diode (bias-high input) inside the Stratix II device. If the temperature sensing diode is not used then connect this pin to GND.
TEMPDIODEn	Input	Pin used in conjunction with the temperature sensing diode (bias-low input) inside the Stratix II device. If the temperature sensing diode is not used then connect this pin to GND.
DCLK	Input (PS, FPP) Output (AS)	Dedicated configuration clock pin. In PS and FPP configuration, DCLK is used to clock configuration data from an external source into the Stratix II device. In AS mode, DCLK is an output from the Stratix II device that provides timing for the configuration interface. In PPA mode, DCLK should be tied to VCC to prevent this pin from floating.
MSEL[0..3]	Input	Configuration input pins that set the Stratix II device configuration scheme. These pins must be hardwired to VCCPD or GND.
nCE	Input	Dedicated active-low chip enable. When nCE is low, the device is enabled. When nCE is high, the device is disabled. In multi-device configuration, nCE of the first device is tied low while its nCEO pin drives the nCE of the next device in the chain. In single device configuration, nCE is tied low.
nCONFIG	Input	Dedicated configuration control input. Pulling this pin low during user-mode will cause the FPGA to lose its configuration data, enter a reset state & tri-state all I/O pins. Returning this pin to a logic high level will initiate reconfiguration. If the configuration scheme uses an enhanced configuration device or EPC2, nCONFIG can be tied directly to VCC or to the configuration device's nINIT_CONF pin.






Pin Information for the Stratix® II EP2S130 Device  
Version 2.2

Pin Name	Pin Type (1st, 2nd, & 3rd Function)	Pin Description
CONF_DONE	Bidirectional (open-drain)	This is a dedicated configuration status pin. As a status output, the CONF_DONE pin drives low before and during configuration. Once all configuration data is received without error and the initialization cycle starts, CONF_DONE is released. As a status input, CONF_DONE goes high after all data is received. Then the device initializes and enters user mode. It is not available as a user I/O pin.
nCEO	Output	Output that drives low when device configuration is complete. During multi-device configuration, this pin feeds a subsequent device's nCE pin. During single device configuration, this pin is left floating.
nSTATUS	Bidirectional (open-drain)	This is a dedicated configuration status pin. The FPGA drives nSTATUS low immediately after power-up and releases it after POR time. As a status output, the nSTATUS is pulled low if an error occurs during configuration. As a status input, the device enters an error state when nSTATUS is driven low by an external source during configuration or initialization. It is not available as a user I/O pin.
PORSEL	Input	Dedicated input which selects between a POR time of 12 ms or 100 ms. A logic high (1.5-V, 1.8-V, 2.5-V, 3.3-V) selects a POR time of about 12 ms and a logic low selects POR time of about 100 ms.
TCK	Input	Dedicated JTAG input pin. The JTAG circuitry can be disabled by connecting TCK to GND.
TMS	Input	Dedicated JTAG input pin. The JTAG circuitry can be disabled by connecting TMS to VCC.
TDI	Input	Dedicated JTAG input pin. The JTAG circuitry can be disabled by connecting TDI to VCC.
TDO	Output	Dedicated JTAG output pin. The JTAG circuitry can be disabled by leaving TDO unconnected.
TRST	Input	Dedicated active low JTAG input pin. TRST is used to asynchronously reset the JTAG boundary-scan circuit. The JTAG circuitry can be disabled by connecting TRST to GND.
<b>Clock and PLL Pins</b>		
CLK[1,3,9,11]p	Clock, Input	Dedicated clock input pins 1, 3, 9, & 11 that can also be used for data inputs.
CLK[1,3,9,11]n	Clock, Input	Dedicated negative terminal clock input pins for differential clock input that can also be used for data inputs.
CLK[0,2,8,10]p/DIFFIO_RX_C[0..3]p	I/O, Clock, RX channel	These pins can be used as I/O pins, clock input pins, or the positive terminal data pins of differential receiver channels.
CLK[0,2,8,10]n/DIFFIO_RX_C[0..3]n	I/O, Clock, RX channel	These pins can be used as I/O pins, the negative terminal clock input pins for differential clock input, or the negative terminal data pins of differential receiver channels.
CLK[4-7,12-15]p	I/O, Clock	These pins can be used as I/O pins or clock input pins.
CLK[4-7,12-15]n	I/O, Clock	These pins can be used as I/O pins or negative terminal clock input pins for differential clock input.
PLL_ENA	Input	Dedicated input pin that drives the optional pllena port of all or a set of PLLs. If a PLL uses the pllena port, drive the PLL_ENA pin low to reset all PLLs including the counters to their default state. If VCCSEL = 0, then you must drive the PLL_ENA with a 3.3/2.5 V signal to enable the PLLs. If VCCSEL = 1, connect PLL_ENA to 1.8/1.5 V to enable the PLLs.
FPLL[7..10]CLKp	Clock, Input	Dedicated clock inputs for fast PLLs (PLLs 7 through 10) that can also be used for data inputs.
FPLL[7..10]CLKn	Clock, Input	Dedicated negative terminal associated with FPLL[7..10]CLKp pins that can also be used for data inputs.
PLL5_OUT[0..1]p	I/O, Output	Optional external clock outputs [0..1] from enhanced PLL 5. These pins can be differential (two output pin pairs) or single ended (four clock outputs from PLL5). When not used as PLL output, these pins can be used as I/O with single ended inputs only. They cannot be used as differential input.
PLL5_OUT[0..1]n	I/O, Output	Optional negative terminal for external clock outputs [0..1] from PLL5. If the clock outputs are single ended, then each pair of pins (i.e., PLL5_OUT0p and PLL5_OUT0n are considered one pair) can be either in phase or 180 degrees out of phase.
PLL6_OUT[0..1]p	I/O, Output	Optional external clock outputs [0..1] from enhanced PLL 6. These pins can be differential (two output pin pairs) or single ended (four clock outputs from PLL6). When not used as PLL output, these pins can be used as I/O with single ended inputs only. They cannot be used as differential input.
PLL6_OUT[0..1]n	I/O, Output	Optional negative terminal for external clock outputs [0..1] from PLL6. If the clock outputs are single ended, then each pair of pins (i.e., PLL6_OUT0p and PLL6_OUT0n are considered one pair) can be either in phase or 180 degrees out of phase.
PLL[5..6]_FBp/OUT2p	I/O, Input, Output	These pins can be used as I/O pins, external feedback input pins or external clock outputs for PLL[5..6].
PLL[5..6]_FBn/OUT2n	I/O, Input, Output	These pins can be used as I/O pins, negative terminal input for external feedback input PLL[5..6]_FBp or negative terminal clock output pins for differential clock output.
PLL11_OUT[0..1]p	I/O, Output	Optional external clock outputs [0..1] from enhanced PLL 11. These pins can be differential (two output pin pairs) or single ended (four clock outputs from PLL11). When not used as PLL output, these pins can be used as I/O with single ended inputs only. They cannot be used as differential input.
PLL11_OUT[0..1]n	I/O, Output	Optional negative terminal for external clock outputs [0..1] from PLL11. If the clock outputs are single ended, then each pair of pins (i.e., PLL11_OUT0p and PLL11_OUT0n are considered one pair) can be either in phase or 180 degrees out of phase.
PLL12_OUT[0..1]p	I/O, Output	Optional external clock outputs [0..1] from enhanced PLL 12. These pins can be differential (two output pin pairs) or single ended (four clock outputs from PLL12). When not used as PLL output, these pins can be used as I/O with single ended inputs only. They cannot be used as differential input.
PLL12_OUT[0..1]n	I/O, Output	Optional negative terminal for external clock outputs [0..1] from PLL12. If the clock outputs are single ended, then each pair of pins (i.e., PLL12_OUT0p and PLL12_OUT0n are considered one pair) can be either in phase or 180 degrees out of phase.
PLL[11..12]_FBp/OUT2p	I/O, Input, Output	These pins can be used as I/O pins, external feedback input pins or external clock outputs for PLL[11..12].
PLL[11..12]_FBn/OUT2n	I/O, Input, Output	These pins can be used as I/O pins, negative terminal input for external feedback input PLL[11..12]_FBp or negative terminal clock output pins for differential clock output.
<b>Optional/Dual-Purpose Configuration Pins</b>		
nCSO	I/O (non-AS mode), Output	Output control signal from the Stratix II FPGA to the serial configuration device in AS mode that enables the configuration device.



Pin Information for the Stratix® II EP2S130 Device  
Version 2.2

Pin Name	Pin Type (1st, 2nd, & 3rd Function)	Pin Description
ASDO	I/O (non-AS mode), Output	Control signal from the Stratix II FPGA to the serial configuration device in AS mode used to read out configuration data.
CRC_ERROR	I/O, Output	Active high signal that indicates that the error detection circuit has detected errors in the configuration SRAM bits. This pin is optional and is used when the CRC error detection circuit is enabled.
DEV_CLRn	I/O, Input	Optional pin that allows you to override all clears on all device registers. When this pin is driven low, all registers are cleared; when this pin is driven high, all registers behave as programmed.
DEV_OE	I/O, Input	Optional pin that allows you to override all tri-states on the device. When this pin is driven low, all I/O pins are tri-stated; when this pin is driven high, all I/O pins behave as defined in the design.
DATA0	I/O, Input	Dual-purpose configuration data input pin. Can be used as an I/O pin after configuration is complete.
DATA[1..7]	I/O, Input	Dual-purpose configuration input data pins. These pins can be used for configuration or as regular I/O pins. These pins can also be used as user I/O pins after configuration.
DATA7	I/O, Bidirectional	In the PPA configuration scheme, the DATA7 pin presents the RDYnBSY signal after the nRS signal has been strobed low.
INIT_DONE	I/O, Output (open-drain)	This is a dual-purpose pin and can be used as an I/O pin when not enabled as INIT_DONE. When enabled, a transition from low to high at the pin indicates when the device has entered user mode. If the INIT_DONE output is enabled, the INIT_DONE pin cannot be used as a user I/O pin after configuration.
nCS, CS	I/O, Input	These are chip-select inputs that enable the Stratix II device in the passive parallel asynchronous configuration mode. Drive nCS low and CS high to target a device for configuration. If a design requires an active high enable, use the CS pin and drive the nCS pin low. If a design requires an active low enable, use the nCS pin and drive the CS pin high. Configuration will be paused when either signal is inactive. Hold the nCS and CS pins active during configuration and initialization. The design can use these pins as user I/O pins after configuration.
nRS	I/O, Input	Read strobe input pin. A low input directs the device to drive the RDYnBSY signal on the DATA7 pin. If the nRS pin is not used in PPA mode, it should be tied high. In non-PPA schemes, it functions as a user I/O during configuration, which means it is tri-stated. This pin can be used as a user I/O pin after configuration.
nWS	I/O, Input	Active-low write strobe input to latch a byte of data on the DATA pins. This pin can be used as a user I/O pin after configuration.
CLKUSR	I/O, Input	Optional user-supplied clock input. Synchronizes the initialization of one or more devices. If this pin is not enabled for use as a user-supplied configuration clock, it can be used as a user I/O pin.
RDYnBSY	I/O, Output	Ready not busy output. A high output indicates that the target device is ready to accept another data byte. A low output indicates that the target device is not ready to receive another data byte. This pin can be used as a user I/O pin after configuration.
PGM[0..2]	I/O, Output	These output pins control one of eight pages in the memory (either flash or enhanced configuration device) when using a remote system update mode. When not using remote update or local update configuration modes, these pins are user I/O pins.
RUnLU	I/O, Input	Input that selects between remote update and local update. A logic high (1.5 V, 1.8 V, 2.5 V, 3.3 V) selects remote update and a logic low selects local update. When not using remote update or local update configuration modes, this pin is available as general-purpose user I/O pin.
<b>Dual-Purpose Differential &amp; External Memory Interface Pins</b>		
DIFFIO_RX[1..76,79..154]p/n	I/O, RX channel	Dual-purpose differential receiver channels 1 to 76 and channels 79 to 154. These channels can be used for receiving LVDS or HyperTransport compatible signals. Pins with a "p" suffix carry the positive signal for the differential channel. Pins with an "n" suffix carry the negative signal for the differential channel. If not used for differential signaling, these pins are available as user I/O pins.
DIFFIO_TX[0..155]p/n	I/O, TX channel	Dual-purpose differential transmitter channels 0 to 155. These channels can be used for transmitting LVDS or HyperTransport compatible signals. Pins with a "p" suffix carry the positive signal for the differential channel. Pins with an "n" suffix carry the negative signal for the differential channel. If not used for differential signaling, these pins are available as user I/O pins.
DQS[T,B]	I/O, DQS	Optional data strobe signal for use in external memory interfacing. These pins drive to dedicated DQS phase shift circuitry. The shifted DQS signal can also drive to internal logic.
DQS[L,R]	I/O, DQS	Optional data strobe signal for use in external memory interfacing. These pins do not drive to dedicated DQS phase shift circuitry and are only used as write data strobe or write data clock.
DQSn[T,B]	I/O, DQSn	Optional complementary data strobe signal for use in QDR II SRAM. These pins drive to dedicated DQS phase shift circuitry.
DQ[T,B,L,R]	I/O, DQ	Optional data signal for use in external memory interfacing. The order of the DQ bits within a designated DQ bus is not important; however, use caution when making pin assignments if you plan on migrating to a different memory interface that has a different DQ bus width. Analyze the available DQ pins across all pertinent DQS columns in the pin list.
DM[L,R]	I/O, DM	Optional data mask signal for use in external memory interfacing. You can also use this pin as a DQ pin.
DQVLD[0..8][T,B]	I/O, DQVLD	Optional data valid signal for use in external memory interfacing.



**Notes:**

1. This is a top view of the silicon die. For flip chip packages, the die is mounted upside down in the package; therefore, to obtain the top package view, flip this diagram on its vertical axis.
2. This is only a pictorial representation to provide an idea of placement on the device. Refer to the pin list and the Quartus® II software for exact locations.
3. The DQ/DQS groups depicted above are in x8/x9 mode for the top and bottom I/O banks where there is dedicated circuitry. Q/DQS groups on the side I/O banks are not shown here. DQ/DQS support differs across the package offerings.



Pin Information for the Stratix® II EP2S130 Device  
Version 2.2

Version Number	Date	Changes Made
1.0	2/18/2004	Initial revision
1.1	3/11/2004	Added DQS for x32/x36 to Pin List
1.2	3/31/2004	Changed pin name from CLK[10,8,2,0]p to CLK[10,8,2,0]p/DIFFIO_RX_C[3..0]p & CLK[10,8,2,0]n to CLK[10,8,2,0]n/DIFFIO_RX_C[3..0]n in Pin List
1.3	4/21/2004	Added the dual-purpose RUP[4,7] and RDN[4,7] signals to the pin list and the pin definitions sheet
1.4	7/14/2004	Added CRC_ERROR pin to pin list and pin definitions
1.5	9/10/2004	Corrected missing VCCD_PLL[7..12] to pin list
		Removed DQ bit indices
		Updated DQ and NC definitions
		File status changed to Final
1.6	7/4/2005	Added F780 package (preliminary)
		Updated column header Optional Function(s)/DQS for x4
		Updated Pin Description for VCCPD
1.7	7/20/2005	Package F780 finalized
1.8	9/28/2005	Added DQ group for non-DQS mode columns in pin list:
		Added footnote for pins that do not support Optional Functions (LVDS, DDR, etc)
		Added footnote to explain x5 Mode and x4 Mode in non-DQS Mode
1.9	11/14/2005	Changed page setup to print title row at every page
2.0	2/10/2006	Added footnote to address usage of Vref pins in external memory interface usage
2.1	6/16/2006	Changed VCC_PLLx_out definitions from "This pin should be connected to the VCCIO level of bank x" to "This pin is the VCCIO pin for bank x".
		Added input usage informations for PLLx_OUT[0..1]p
2.2	2/13/2007	Removed redundant rows and updated the description for VCCPD8 during key programming.