fsycl-link

FPGA (Field Programmable Gate Array) で使用するデバイスバイナリーの部分リンクを実行するようにコンパイラーに指示します。これは DPC++ 固有のコンテンツです。

構文

Linux*:

-fsycl-link[=value]

Windows*:

-fsycl-link[=value]

引数

value

次のいずれかです。

early

部分リンクの作成時に HTML レポートを生成します。これにより、必要に応じてプログラムを確認できます。

ここから再開して、生成されたバイナリーで -fintelfpga オプションを指定して FPGA イメージを生成できます。

image

FPGA ビットストリームを生成します。これで、FPGA ボードにリンクして使用できます。

image の生成には、early よりも長い時間がかかります。

デフォルト

オフ

デバイスバイナリーの部分リンクは実行されません。

説明

このオプションは、FPGA で使用するデバイスバイナリーの部分リンクを実行するようにコンパイラーに指示します。

部分リンクはオフロードラッパーによってラップされ、ホスト・コンパイラーやリンカーによってデバイスバイナリーがリンクされます。

value を指定しない場合、次の動作になります。

IDE オプション

Visual Studio*: [Linker] > [General] > [Generate partially linked device object to be used with the host link]

Eclipse*: [Linker] > [General] > [Generate partially linked device object to be used with the host link]

代替オプション

なし

関連情報