| 機能 |
利点 |
| バランスのとれたチップセット・アーキテクチャー |
システムバス、メモリー、SP および I/O 帯域幅のバランスを最適化することにより、システムレベルで最大限のパフォーマンスを実現。 |
| 400MHz、128ビット幅のシステムバス |
6.4GB/s システムバスにより1ノード当たり最大4-way のインテル® Itanium® プロセッサーをサポートし、システムのパフォーマンスを最大化。 |
| 大容量メモリーに対応 |
最大8本の DIMM スロットをサポートする DDR Memory Hub (DMH) により、プロセッサー・ノード当たり合計32本のメモリースロットを利用可能。4GB の DIMM を使用した場合、ノード当たりのメモリー最大容量は128GB。 |
| 各 SNC/SIOH ごとに2つの広帯域スケーラビリティー・ポートを装備 |
システムレベルでの十分なヘッドルームを提供することにより、シングルノード、マルチノード、および縮退構成に対応。 |
| ハブ・インターフェイス 2.0 準拠のリンクを4本装備 |
1リンク当たり1GB/s の帯域幅を提供。幅広い I/O 構成オプションに対応し、優れた柔軟性とパフォーマンスを実現。 |
| I/O プリフェッチ・エンジンとビルトイン・キャッシュ |
帯域幅を損なうことなく外部データの読み込みが可能。 |
| 高性能 PCI/PCI-X ブリッジをサポート |
レガシー PCI から133MHz の高性能 PCI-X まで、あらゆる PCI および PCI-X I/O デバイスをサポート。 |
| 高度なプラットフォーム RASUM 機能 |
プロセッサーおよびメモリーのホットプラグ・モジュール、ECC (Error Correction Code) 保護/訂正、メモリー・スクラビング、MDFR (Memory Device Failure Recovery)、複数の冗長 I/O パス、エラーログ機能などによりプラットフォームの信頼性を強化。障害復旧に要するダウンタイムを削減するとともに、すべてのインターコネクトおよびバスにわたってデータの保全性を確保。 |
