インテル コーポレーション（本社：米国カリフォルニア州サンタクララ）は、同社の研究者が、トランジスタの動作速度、電力効率、発熱量の削減で劇的な向上をもたらす革新的なトランジスタ構造と新材料の開発に成功したと発表しました。今回の成果は、ムーアの法則の有効性を今後も維持し、インテルおよび半導体業界が近年、認識し始めた技術的な課題を克服する上で、非常に重要な技術となります。

この画期的な技術は、これまでにインテルが発表してきた高速、小型のトランジスタの開発技術との融合により、より高性能で魅力的なアプリケーションの開発を可能にします。例えば、リアルタイムでの音声や人物認識、キーボードを使用しないコンピュータ、より高い性能とバッテリ駆動時間の延長を両立する小型コンピュータなどが考えられます。

インテル コーポレーション インテル ラボのコンポーネンツ・リサーチ・ディレクタのジェラルド・マーシック博士は、「これまでの研究で、私たちは、今後も小型、高速なトランジスタを開発していけることは示してきましたが、消費電力や発熱、リーク電流という重要な問題が存在します。私たちのゴールは、これらの課題を解決し、現在のマイクロプロセッサに比べ 25 倍のトランジスタを集積し、消費電力を上げることなく 10 倍高速に動作するチップを製造することです」と述べています。

インテルの研究者は、12 月 3 日に米国ワシントン D.C.で開催されているインターナショナル・エレクトロン・デバイセズ・ミーティング（IEDM）で、この新しいトランジスタ構造に関する 2 つの技術成果の詳細を発表します。

インテルの技術者がまとめた技術論文では、既存のトランジスタ設計が抱える電力消費やリーク電流、熱問題に対して、新型トランジスタ「完全空乏型基板トランジスタ（ディプリーティド・サブストレート・トランジスタ）」と新材料「高誘電率ゲート絶縁膜（High-k ゲート・ダイエレクトリック）」の 2 つの画期的な技術成果について発表します。これらの先進技術により、リーク電流や消費電力は大幅に削減されます。

阻害要因となる消費電力

半導体がより高度になり、トランジスタのサイズや性能で新しい成果が達成されていますが、今後、半導体の設計や製造の進展を阻害する要因として電力消費と発熱が浮上してきています。現在のトランジスタ構造は、多大な電力と発熱の発生要因となるリーク電流の課題をかかえているため、既存の設計技術に則って将来のプロセッサを開発することは極めて困難になってきています。

インテルは既に、ゲート長 15 ナノメートル（1 ナノメートルは、1 メートルの 10 億分の 1）の世界最小、最速の CMOS トランジスタを開発しています。これは 2006～2010 年頃までに 10 億個ものトランジスタを集積した半導体を実現する基礎となります。しかし、人の爪ほどのサイズの 1 片のマイクロプロセッサに数億から数十億の高速トランジスタが集積されるようになると、プロセッサ・コアの消費電力や発熱量は極めて深刻な技術課題となります。既存の半導体設計の延長線では、デスクトップ・コンピュータやサーバに使用するチップでも発熱が大きくなり、モバイル・パソコンやハンドヘルド機器といった小型コンピュータ向けの新しい半導体設計においてはさらに顕著な阻害要因になります。

マーシック博士は、「今や小型化、高速化だけでは不十分です。これからの 10 年は、電力と発熱が最重要課題になります。この新構造のトランジスタでインテルが実現しようとしていることは、必要な場所にだけ電流が流れるようにし、電力効率に優れたデバイスを製造することです」と述べています。

インテルは、この新しい構造のトランジスタを、“インテル テラヘルツ・トランジスタ”と呼んでいます（1 テラヘルツは、1,000 ギガヘルツまたは 1 兆ヘルツ）。トランジスタは、デジタル情報を“0”か“1”で処理する、シリコンでできた微細なスイッチです。このトランジスタは、毎秒 1 兆回以上のスイッチング速度を備えています。ちなみに、人間が照明スイッチのオン、オフを 1 兆回繰り返すには、1 万 5,000 年以上もかかります。

完全空乏型基板トランジスタ

今回発表された新構造トランジスタの技術成果の 1 つは、完全空乏型基板トランジスタです。完全空乏型基板トランジスタは、インシュレータ層（絶縁層）を堆積した上部に、極薄シリコン層を設け、そこに形成される新型の CMOS デバイスです。この極薄シリコン層のトランジスタは、従来の SOI（シリコン・オン・インシュレータ）デバイスとは異なる完全空乏型で、トランジスタがオン状態では、最大駆動電流を生成し、高速スイッチングを実現します。逆に、トランジスタがオフ状態になると、不要なリーク電流はこのインシュレータ層により極小化されます。完全空乏型基板トランジスタは、従来の SOI 手法と比較して、リーク電流を 100 倍、低く抑えます。インテルの完全空乏型基板トランジスタのもうひとつの革新は、シリコン層上部のコンタクトの抵抗値を低く抑えたことです。これらの技術により、トランジスタは非常に小型、高速で、かつ消費電力も低く抑えれらいます。

二酸化シリコンを置換する新材料

もう 1 つの技術成果は、ウエハ上の二酸化シリコンを置換する新材料の開発です。すべてのトランジスタは、“ゲート”と“チャネル”を分離するゲート絶縁膜を備えています。今年 6 月に発表した、世界最速のトランジスタのゲート絶縁膜は、二酸化シリコンによるもので、ゲートの厚みは 0.8 ナノ・メートル、すなわち原子約 3 個分の厚みしかありませんでした。しかし、この原子レベルの厚みしかない絶縁層のリーク電流は、半導体の消費電力に大きく影響する理由の 1 つとなっています。

インテルの研究者は IEDM カンファレンスで、「高誘電率ゲート絶縁膜」と呼ばれる、新材料を用いた最速トランジスタの説明を行ないます。この新材料は、二酸化シリコンに比べてゲートのリーク電流を 1 万分の 1 以下に削減します。この高誘電率ゲート絶縁膜の形成には、画期的な「アトミック・レイヤ・ディポジション（原子層沈積）」技術が用いられます。原子層沈積技術では、1 度に分子 1 個分の厚みの高誘電率ゲート絶縁膜層を沈積し、これを繰り返すことにより絶縁膜を成長させていきます。高誘電率ゲート絶縁膜の導入により、高性能、発熱量の抑制、バッテリ時間の飛躍的な向上といった特性が実現されます。

インテル テラヘルツ・トランジスタは、将来の半導体が抱えていた課題を解決し、今後のコンピュータを含めた新しいアプリケーションの発展に寄与します。インテルでは、今回の開発成果の一部について、量産ラインへの組み入れが、早ければ 2005 年から可能になると予測しています。

インテル テラヘルツ・トランジスタやインテルのシリコン技術研究に関する情報は、http://www.intel.com/research/silicon で入手できます。インテル・ラボの研究活動に関する情報は、http://www.intel.com/labs で入手できます。

＜ご参考資料＞インテルの製造拠点一覧

世界最大の半導体メーカであるインテル コーポレーションは、パソコン・ネットワーク/コミュニケーション製品の世界的なメーカでもあります。インテルの情報は、http://www.intel.com で入手できます。

以上