インテル コーポレーション（本社：米国カリフォルニア州サンタクララ）は、米国カリフォルニア州サンノゼで開催されている「マイクロプロセッサ・フォーラム」の講演で新たなプロセッサおよび最新システム設計の概要について解説し、ユーザの総合的なコンピュータ体験を向上させるには、半導体の消費電力の最適化と、新たな“パラレル”プロセッサ設計手法の推進が必要であると述べました。

インテル コーポレーション フェロー 兼 マイクロプロセッサ・リサーチ ラボ ディレクタのジャスティン・ラトナーは、マイクロプロセッサ・フォーラムのオープニングを飾る基調講演で、電力効率に優れた設計が、“超高密度”サーバや、長時間、利用可能なモバイル PC、より洗練された使いやすいデスクトップ PC を実現へと導き、これらの技術が台頭してきている理由として、技術者が製品開発に際して、消費電力と性能のバランスをより重視するようになってきている背景を説明しました。

ラトナーは「システム設計における最新技術は常に変化しています。これまでは何を差し置いてもメガヘルツが最優先でした。今年 2 月に行われた ISSCC（国際固体回路会議）でも講演された通り、インテルでは現在、スピードと同等に、消費電力や信頼性、機能性、接続性を重視しています。インテルは、総合的なコンピュータ体験を念頭に設計を行なっており、これが革新を促します」と述べています。

また、ラトナーは、インテルが“スレッド・レベル・パラレリズム”という新しい時代において、半導体業界をリードすると述べました。スレッド・レベル・パラレリズムとは、 1 個のプロセッサがあたかも 2 個のプロセッサであるかのようにデータを扱えるようにし、スループットとレスポンス時間を向上する技術で、これに基づくインテルのハイパー･スレッディング技術が、2002 年上半期にサーバ向けのインテル(R) Xeon(TM)（ジーオン(TM)）プロセッサ MP に搭載される予定です。インテルは先進的な設計理念をもとに、今後 2～3 年以内にマルチ・コアのマルチ・スレッド・プロセッサを実現する方針です。

◇マイクロプロセッサ・フォーラムでの、その他の講演

インテルは、続いてフォーラムでモバイル、エンタープライズ、およびコミュニケーション技術の詳細について講演しました。

• インテル コーポレーション モバイル・プラットフォーム事業部 主席エンジニアのボブ・ジャクソンは、今後発表予定のモバイル Pentium(R) 4 プロセッサが拡張版 インテル(R) SpeedStep(TM) テクノロジや“Deeper Sleep”モードを含む、長時間のバッテリ駆動を可能にする低消費電力モバイル技術を取り入れると説明しました。また、2003 年発売予定のモバイル・プロセッサ「Banias（バニアス：開発コード名）」には、プロセッサの非動作部分の電力供給を断ち、消費電力を低減する機能や、高速実行のための命令が採用されると説明しました。
• インテル フェローのグレン・ヒントンとマイクロプロセッサ・リサーチ・ラボ ディレクタのジョン・シェンは、ハイパー・スレッディングのアーキテクチャに関する最新情報を説明しました。ハイパー・スレッディングはプロセッサ回路内に、アーキテクチャの根幹となるレジスタを複製することにより、並列ストリームで複数のスレッド（一連のプログラム）を同時に実行する技術です。
• これらの発表とは別に、インテルは、完全にプログラマブルで、10Gbps を超える伝送速度を処理できる、ネットワーク・プロセッサを業界に先駆けて実現するための技術を発表します。インテル フェローのマット・アディレッタが木曜日の講演で技術の詳細を説明します。
• また火曜日には、エンタープライズ アーキテクチャ ラボ ディレクタのディリープ・バンダルカーが、新しいプロセッサ「Nocona（開発コード名）」を発表します。Noconaは、インテル Xeon プロセッサ MP サーバ ファミリの 1 製品で、2003 年に投入予定です。サーバ向けのインテル Xeon プロセッサ MP は、2002 年上半期に 1.6GHz 超の動作周波数を達成する見込みです。また、今後投入予定の 64 ビット・プロセッサ「McKinley（開発コード名）」を搭載したシステムは、既存のインテル(R) Itanium(TM)（アイテニアム(TM)）プロセッサ搭載システムに比べ、最大 1.7 倍の整数演算性能を発揮する見込みです。

世界最大の半導体メーカであるインテル コーポレーションは、パソコン・ネットワーク/コミュニケーション製品の世界的なメーカでもあります。インテルに関する情報は、http://www.intel.co.jp/ で入手できます。

以上