インテル コーポレーション（本社：米国カリフォルニア州サンタクララ）は、同社の研究者が、今後数年以内の実用化を目標に、10 億個以上のトランジスタを集積し、約 20GHz で動作するマイクロプロセッサを実現するための、新しいパッケージング技術を開発したと発表しました。“バンプレス・ビルド・アップ・レイヤ”（BBUL）パッケージングと呼ばれるこの技術は、プロセッサ・ダイを直接パッケージの内側に組み込めるようにし、従来に比べて高性能、低消費電力、小型のプロセッサを可能にします。

インテル コーポレーション コンポーネント・リサーチ・ラボ ディレクタのジェラルド・マーシックは、「サイエンス・フィクション映画でよく使われているようなアプリケーションの実現には、現在よりも格段に高性能なプロセッサを創り出す必要があります。BBUL 技術の開発により、我々はこのビジョンの実現に向けて一歩近づくことになります」と述べています。

プロセッサのパッケージングでは、底面にピンを配した正方形に近い形状が、よく採用されます。パッケージングの役割は、プロセッサ・ダイを封止し、プロセッサ・ダイに電力を供給、そしてシリコンと他のコンピュータ・システムとの間のインターフェースとなることです。インテルは、コンピュータの用途に合わせたプロセッサを設計する際、重要な手段として様々なパッケージを使用しており、例えば、モバイル PC 向けにはより小型で薄型のパッケージを、サーバ向けには信頼性と管理性を組み込んだパッケージを使用しています。

現在のシリコン・コアでは、かつてない高速なスピードでデータの入出力が行われており、パッケージングもプロセッサの性能を高める上で重要な役割を担っています。

マーシックは、「パッケージング技術が、シリコンの開発スピードに追随できない場合、プロセッサの性能が制約を受けることになりかねません。高速動作するシリコンを遅いパッケージに搭載することは、F1 のエンジンを小型車に搭載し、レーシング・カーのような走りを期待することに等しいでしょう」と述べています。

◇10 億個のトランジスタを集積したマイクロプロセッサの実現に向けて

高集積、超高速プロセッサの実現に向けた第 1 段階は、非常に高速かつ小型のトランジスタの設計です。今年 6 月、インテルの研究者は、超高速の 1.5 テラ・ヘルツ（1,500 ギガヘルツ）で動作し、わずか原子 3 個分の厚みの構造を持った、世界最速のトランジスタを発表しました。第 2 段階は、そのトランジスタをシリコン・ウエハ上に焼き付けるための先端露光技術の開発です。インテルは、10 億個のトランジスタを 1 つのプロセッサに集積することを可能にする、EUV（極紫外線）露光技術を開発するための業界の取り組みを主導してきました。そして第 3 段階は、このような将来のプロセッサが有するトランジスタの集積度とスピードを、減速させることなく取り扱えるプロセッサのパッケージを開発することです。これが、BBUL 技術の研究を推進する理由です。

◇BBUL パッケージング

今日、インテル(R) Pentium(R) 4 プロセッサなどのチップのシリコン・ダイは、“バンプ”と呼ばれる小さな球状のハンダを通じてパッケージに接続されています。このバンプは、シリコンからパッケージにデータと電力を送るために使われているとともに、ダイとパッケージを物理的に接続するためにも使われています。将来のプロセッサが、指数関数的に周波数を高めていくにつれて、バンプの性能とパッケージの厚みが問題になります。

BBUL パッケージングでは、このバンプを完全に取り除いています。シリコン・ダイをパッケージに封止する代わりに、パッケージをシリコンの周囲に「形成」する BBUL 技術と高速の銅配線を使用して、ダイをパッケージの異なるレイヤに接続します。この方法は、プロセッサのパッケージの厚みを減らすとともに、より低電圧での動作を可能にします。この薄型パッケージと低電圧動作は、モバイル PC や携帯端末など、電池で駆動する小型機器にとって重要な要素です。

BBUL パッケージングを使用することで、インテルは、2 つのシリコン・コアとその他の補助シリコン・チップを 1 つの超小型パッケージに組み込んだサーバ・プロセッサなど、より高性能なマルチチップ プロセッサを創り出すことができるようにもなります。BBUL パッケージング技術は、高速な銅配線を異なるシリコン上に直接配置することにより、“システム・オン・パッケージ”を創り出すための簡単な方法を提供しています。これにより、設計者は、自動車のダッシュボードなどの日常品に高性能コンピュータをより容易に組み込むことを可能にします。

インテルは、2006 年から 2007 年をめどに、パッケージング技術の選択肢の 1 つとして BBUL を採用する計画です。

インテル・ラボの研究者は、10 月 9 日（カナダ時間）に、この新しいパッケージング技術の技術詳細を、カナダのモントリオールで開催される Advanced Metallization Conference で発表する予定です。この会議では、世界中の研究者が、集積回路に用いる最先端配線技術に関する最新の研究結果を発表します。

インテルのパッケージング技術およびその他のシリコン技術研究に関する情報は、http://www.intel.com/research/silicon で入手できます。

世界最大の半導体メーカであるインテル コーポレーションは、パソコン・ネットワーク / コミュニケーション製品の世界的なメーカでもあります。インテルの情報は、http://www.intel.com で入手できます。

以上