2006年9月7日、HPC (ハイパフォーマンス・コンピューティング) ユーザー、および開発者向けのイベント『インテル® HPC プラットフォーム・テクノロジー・セミナー』が都内で開催されました。当日は、HPC 市場向けインテル® プロセッサー/プラットフォームの最新ロードマップやソフトウェア開発製品の紹介のほか、先ごろ実施された『インテル® チューニング・コンテスト』の授賞式、ゲストスピーカーによる講演が行われました。

インテル株式会社 マーケティング本部長 安部 剛士

イベントの冒頭で挨拶に立ったインテル株式会社 マーケティング本部長 安部 剛士は、インテル® プロセッサーの歴史を振り返りながら、"プロセス技術" と "マイクロアーキテクチャー" という 2 本の柱がインテル® プロセッサーの進化を支えてきたことを紹介しました。そして、現在の Intel NetBurst® マイクロアーキテクチャーからインテル® Core™ マイクロアーキテクチャーへの移行は、1993年に起きた i486™ マイクロアーキテクチャーから P5 マイクロアーキテクチャーへの移行に匹敵する "大革命" であり、インテルは全市場セグメントに対してインテル® Core™ マイクロアーキテクチャー・ベースの製品を投入していると述べました。 また、高いパフォーマンスを優れた電力効率で実現する同マイクロアーキテクチャーに採用された 5 つの革新技術 − インテル® ワイド・ダイナミック・エグゼキューション、インテル® スマート・メモリー・アクセス、インテル® アドバンスト・デジタル・メディア・ブースト、インテル® インテリジェント・パワー機能 − の概要を紹介しました。そして 2006年第4四半期の投入に向けて 2 種類のクアッドコア・プロセッサー、サーバー向け "Clovertown**" とデスクトップ向け "Kentsfield**" の準備が進められていると述べました。

インテルのマイクロアーキテクチャーにおける進化の歴史を紹介する安部 剛士

• インテル® Core™ マイクロアーキテクチャー: テクノロジー

インテル株式会社 マーケティング本部 HPC プログラム推進部 岡崎 覚

インテル® Itanium® プロセッサー・ファミリー
まず、インテル® Itanium® プロセッサー・ファミリー関連の話題では、インテルが 2006年7月に発表したデュアルコア インテル® Itanium® 2 プロセッサー 9000 番台 (開発コード名: Montecito) は、前世代のシングルコア インテル® Itanium® 2 プロセッサー (開発コード名: Madison) と比較して 2 倍の性能向上と、最大 20 % の消費電力削減を実現した結果、電力効率 (ワット当たりの性能) が最大 2.5 倍になった点に触れ、「大学や企業の研究機関をはじめとする HPC 市場での幅広い採用が期待されています」と述べました。

また、4,352 個のデュアルコア インテル® Itanium® 2 プロセッサーによる世界最大級のシステムを構築した CEA (フランス原子力庁) や、同プロセッサーを 1,280 個搭載したシステムを9月に稼動させた独立行政法人 海洋研究開発機構などの事例を取り上げ、国内外の HPC 市場においてデュアルコア インテル® Itanium® 2 プロセッサーを搭載した大規模システムの採用事例が着実に増えていることをアピールしました。そして、今後のロードマップについて、2007年に FSB (Front Side Bus) を強化したデュアルコア・プロセッサー "Montvale**"、2008年以降にはプラットフォームを一新し、4 つ以上のマルチコア化が図られた "Tukwila**" や "Poulson**" が予定されていることを紹介しました。

国内外におけるデュアルコア インテル® Itanium® 2プロセッサー 9000 番台の稼動事例を紹介する岡崎 覚

インテル® Xeon® プロセッサー・ファミリー
一方、インテルが 2006年6月に発表したデュアルコア インテル® Xeon® プロセッサー 5100 番台 (開発コード名: Woodcrest) 関連の話題として、インテル® Core™ マイクロアーキテクチャーの採用による性能向上と消費電力削減のほか、メモリーとチップセット間を高速シリアル・インターフェースで結ぶ FB-DIMM (Fully Buffered-DIMM) や、 TCP/IP 処理にともなうプロセッサー・オーバーヘッドを低減させるインテル® I/O アクセラレーション・テクノロジー (インテル® I/OAT) といった先進のプラットフォーム技術を紹介。これらにより、同プロセッサー・ベースのプラットフォームの性能は、Intel NetBurst® マイクロアーキテクチャー・ベースのシングルコア インテル® Xeon® プロセッサー (開発コード名: Irwindale) に対して最大 3 倍 (SPECint_rate*_base2000 時)、メモリー帯域幅は最大 3 倍 (対 DDR2-400 比)、ネットワーク・スループットはインテル® I/OAT をサポートしない場合と比較して最大 2 倍となると述べました。また、LS-DYNA* (衝突解析シミュレーション)、Fluent* (流体解析シミュレーション) によるベンチマーク結果を示しながら、デュアルコア インテル® Xeon® プロセッサー 5100 番台ベースのシステムが、代表的な HPC アプリケーションにおいて優れた性能を発揮することをアピールしました。

さらに、2006年9月6日に発表された "インテル® Xeon® プロセッサー 5148"では、1333 MHz FSB や 4 MB 共有 L2 キャッシュ、インテル® バーチャライゼーション・テクノロジー (インテル® VT)、インテル® 64 アーキテクチャーのサポートなど、5100 番台の特長を引き継ぎながら、消費電力が 40 W に抑えられていることを紹介し、性能が求められる一方、発熱や消費電力への条件が厳しい高密度サーバーなどへの採用が期待されていると述べました。そして、消費電力に基づいたロードマップを公開しました。

インテル® Xeon® プロセッサー・ファミリーの消費電力ロードマップ 「2006年第4四半期の投入を予定しているクアッドコア インテル® Xeon® プロセッサー "Clovertown**" は、2つのデュアルコア インテル® Xeon® プロセッサー 5100 番台をパッケージ内に収めたような実装方法を採用しており、その消費電力は、絶対性能が求められる高性能プラットフォーム向けが 120 W 以下、性能と消費電力のバランスが重要視される普及価格帯プラットフォーム向けが 80 W 前後になる予定です。」

Clovertown** を使った Linpack* ベンチマーク・デモ 2 ソケット (8 コア) 構成のクアッドコア インテル® Xeon® プロセッサー "Clovertown**" 搭載サーバー上で 20,000 次元の Linpack* ベンチマークを走らせるデモ。"Blackford**" チップセットと 32 GB の FB-DIMM を搭載。ベンチマーク開始と同時に、CPU 0〜 7 の利用率が一様に 90 % を越えました。処理は 2分弱で終了し、Clovertown** が安定して稼動していることをデモンストレーションしました。

UP (Uni-Processor) サーバー
岡崎はさらに UP (Uni-Processor)、いわゆる 1 ソケット構成のサーバーについて、インテル® Core™2 プロセッサー・ファミリー (開発コード名: Conroe) やクアッドコア・プロセッサー "Kentsfield**" をサポートした "Kaylo**" プラットフォームのほか、"Caretta**" と呼ばれる UP サーバーボード "インテル® サーバーボード SE7320CA1-E" を紹介しました。同サーバーボードは、あえて 1 ソケット構成を採用することで、コア当たりのメモリー帯域幅やネットワーク帯域幅を確保すると同時に、既存の ATX フォームファクターをちょうど半分に切ったようなコンパクトさを実現しています。

インテル® サーバーボード SE7320CA1-E、開発コード名 "Caretta**" 「今のところ "インテル® サーバーボード SE7320CA1-E" に搭載されているのはインテル® Pentium® D プロセッサーですが、将来的にはインテル® Core™ マイクロアーキテクチャー・ベースのプロセッサーをサポートする可能性はあります。最大 8 GB の DDR2 メモリー、2 つの統合された GbE (Gigabit Ethernet) コントローラー ("Tekoa**" と "Tabor**")、デュアルポートの SATA (Serial ATA) インターフェイスなど、必要な機能を搭載したこのサーバーボードは、企業・大学の研究機関や政府関連施設、金融サービス、映像製作などの分野に、高密度・高性能のコンピューティング環境を提供します。」