読み方 : エル・ピー・シー
フルスペル : Low Pin Count

PC において、オンボードの半導体デバイス同士を相互接続するための拡張バス規格の 1 つ。1997年にインテルがリビジョン 1.0 の仕様を策定しました。LPC は、ISA 対応デバイスのようなレガシー・デバイスを追放する一環として導入されています。コスト削減のため、信号線 (信号ピン) の数を最低 7 本、オプションを含めても 13 本と少なく抑えているのが特徴で、Low Pin Count という名前の由来になっています。
1990年代の PC では、シリアル・ポートやパラレル・ポートといった I/O デバイスは「スーパーI/O チップ」と呼ばれるコントローラ・チップに集積され、PC のマザーボード上に実装されていました。このスーパーI/O チップは、X-bus という ISA バスのサブセットの拡張バスによりチップセットと接続されていましたが、そのためにチップセットには PCI-ISA ブリッジも実装する必要がありました。しかし、ISA バスがレガシー・デバイスとして排除される方向にあったため、PCI-ISA ブリッジもまた PC から取り除かれるべき存在でした。しかし、スーパーI/O チップが備える機能は PC にとって重要であり、簡単には排除できません。
そこでレガシー・デバイスの追放を推進する Intel は、X-bus の代わりに PCI と親和性の高い第 3 の拡張バス規格を策定し、スーパーI/O チップの接続先を X-bus からそのバスへ移行することにしました。このバス規格が LPC です。これにより X-bus は不要になり、もし ISA スロットが必要なければ PCI-ISA ブリッジも PC から排除できるようになりました。
LPC の信号線は、その数が少ないだけではなく、PCI バスから多くの信号を流用しているため、LPC のバスを制御するのに必要な回路も PCI 側から流用できる。それだけコストを抑えることができます。
また、従来の X-bus と同じタイプのバス転送サイクルを設けることで、スーパーI/O チップが X-bus から LPC へ仕様変更するのが容易になるような工夫も施されています。そのほか、X-bus では仕様上メモリー空間が最大 16 Mbytes に制限されていましたが、LPC では 32 ビットバスの PCI と同様、4 Gbytes に拡大されています。ソフトウェア・レベルの互換性は X-bus と LPC でほぼ保たれており、OS レベルでは X-bus と LPC の違いを意識する必要はありません。