<Подробнее см. Intel.com

Набор микросхем Intel® E7500

Набор микросхем Intel® E7500

Массовый набор микросхем Intel® E7500 поддерживает двухпроцессорные (DP) серверные системы, оптимизированные для процессоров Intel® Xeon® с 512 КБ кэш-памяти 2-го уровня и микроархитектуру Intel® NetBurst®. Набор микросхем Intel E7500 предоставляет самую быструю системную шину, память и подсистему ввода-вывода, чтобы повысить производительность, масштабируемость и продуктивность конечных пользователей, обеспечивая плавный переход к серверным технологиям следующего поколения.

Информация о продукции

Другая продукция
Процессоры
Наборы микросхем
Другое
Характеристики и преимущества
Поддержка 2 процессоров Intel® Xeon® с 512 КБ кэш-памяти 2-го уровня для двухпроцессорных серверных систем Предоставляет платформу с поддержкой миркроархитектуры Intel NetBurst® и технологии Hyper-Threading процессоров Intel® Xeon®, чтобы обеспечить лучшую в своем классе производительность для пиковой нагрузки серверов.
Возможности системной шины с частотой 400 МГц Предоставляет высокопроизводительную сбалансированную платформу благодаря системной шине с пропускной способностью 3,2 ГБ/с, которая может обеспечивать более высокие пропускные способности памяти и ввода-вывода.
Подключение архитектуры концентратора Intel® 2.0 к MCH Прямая связь между MCH и 3 устройствами P64H2 обеспечивает пропускную способность более 1 ГБ/с. Защита ECC с более высокой скоростью передачи данных, поддержка более надежных сегментов ввода-вывода с более быстрым доступом к высокоскоростным сетям.
64-разрядный контроллер-концентратор PCI/PCI-X 2 Обеспечивает производительность интерфейса PCI/PCI-X нового поколения и существенно улучшает гибкость платформы. Два независимых 64-разрядных PCI-X-сегмента с частотой 133 МГц и 2 контроллера горячей замены (1 на сегмент) для каждого устройства P64H2 позволяет реализовать до 6 шин PCI-X в каждой системе.
Интерфейс двухканальной памяти DDR-200 Обеспечивает максимальную пропускную способность памяти (3,2 ГБ/с) через интерфейс памяти (DDR) SDRAM с частотой 200 МГц шириной 144 бита и плотностью до 512 мегабит.
Передовая платформа RASUM Предоставляет более надежную платформу с такими возможностями, как код коррекции ошибок памяти (ECC) с технологией Intel® x4 Single Device Data Correction (SDDC), аппаратная очистка памяти, целевой интерфейс MCH SMBus, ECC интерфейса концентратора и доступность расширенной информации о состоянии ошибки, которая сохраняется после сброса.

Дополнительная информация: 1 2

Техническая документация - Внимание: в данном разделе могут быть представлены материалы на английском языке.

Далее >
Информация о типах корпусов

Контроллер-концентратор памяти (MCH) E7500

Тип файла/размер:  PDF, 2131 КБ

 1005-контактный корпус с шариковыми выводами(FC-BGA)

Интегрированный контроллер-концентратор 82801CA (ICH3-S)

Тип файла/Размер:  PDF 2193 КБ

Обновление спецификации контроллера-концентратора ввода/вывода 3 (ICH3-S) Intel® 82801CA

 421-контактный корпус с шариковыми выводами Ball Grid Array (BGA)

64-разрядный PCI/PCI-X-контроллер 82870P2 (P64H2)

Тип файла/Размер:  PDF 1610 КБ

 567-контактный корпус с шариковыми выводами(FC-BGA)

Информация о продукте и производительности

open

1. Требуется система с поддержкой технологии Intel® Hyper-Threading (Intel® HT). Информацию о поддержке этой технологии можно получить у производителя ПК. Реальные значения производительности могут изменяться в зависимости от используемых аппаратных средств и программного обеспечения. Технология Intel HT отсутствует в процессорах Intel® Core™ i5-750. Более подробную информацию, а также перечень процессоров, поддерживающих технологию Intel HT, можно найти по адресу www.intel.com/technology/platform-technology/hyper-threading/index.htm.


2. В устройствах памяти x4 DDR технология Intel® x4 Single Device Data Correction (Intel® x4 SDDC) обеспечивает обнаружение и исправление ошибок размером 1, 2, 3 или 4 бит данных в одном устройстве и обнаружение ошибок размером до 8 бит данных на двух устройствах.