-------------------------------------------------------------------------------
-- ***************************************************************************
-- Intel (R) Xeon (R) Processor E5-2400 Core Boundary Scan Descriptor Language 
-- Manufacturer: Intel Corporation
-- Component   : Core portion of Intel (R) Xeon (R) Processor E5-2400
-- Package(s)  : LGA
-- Version     : Version 2.0
-- Date        : May 2012
-- *********************************************************************
-- Intel Corporation makes no warranty for the use of its products
-- and assumes no responsibility for any errors which may appear in
-- this document nor does it make a commitment to update the information
-- contained herein.
-- *********************************************************************
--
--
-------------------------------------------------------------------------------

Product:  SNB EP/EN 

Issue:  Full function Boundary-scan operation requires a continuous running BCLK. 

Solution: Enable Partial Boundary-scan functionality 

	  If continuous BCLK[1:0] cannot be supplied, BSCAN functionality can still 
	  be enabled with the exception of the DDR pins. To enable this mode, an 
	  initialization sequence must be run prior to any BSCAN operation. 1000 
	  BCLK cycles must be applied from assertion of PWRGOOD.  

          SNB_EP_EN_BSCAN_INIT_RO.txt is the initialization sequence to enable 
	  partial BSCAN operation.

	  SNB_EP_C1_Partial_rev0.9.bsdl/SNB_EN_C1_Partial_rev0.9.bsdl are the 
	  respective BSDL files with shortened boundary-scan chain due to the 
	  excluded DDR pins.
	
          Initialization details:
	    - Load 9 bit IR with 0x054.
	    - Load 146 bit DR with 0x0008000000000000000000000000000000000

	  The following signals are used in the reset/configuration sequence and the
	  signals (DRAM_PWR_OK_C01, DRAM_PWR_OK_C23, PWRGOOD, RESET_N ) should be 
	  maintained at their last driven state for the remainder of the test.


Ball(EP/EN)	Signal
-----------	------
CW17 / Y10     DRAM_PWR_OK_C01
L15  / AD40    DRAM_PWR_OK_C23
BJ53 / AK6     PWRGOOD
CK44 / AU2     RESET_N


The following represents the sequence required and a ";" represents a step or a pattern.
All signals are maintained to there last driven high/low (dh/dl) state between patterns
until specifically changed by a dh/dl statement. The vector syntax is the same as used
by Intel TDF(Test Description Format) files.


BEGIN TEST_ENABLE 0   # Initialize for partial bscan

## start values
dl(TCK) dh(TDI) dh(TMS) dl(TRSTnn)

## compliance pins and start full reset
dh(DRAM_PWR_OK_C01, DRAM_PWR_OK_C23, PWRGOOD, RESET_N);

## Must meet a minimum of 2ms period. Adjust Loop count accordingly
LOOP 50 
dl(DRAM_PWR_OK_C01, DRAM_PWR_OK_C23, PWRGOOD, RESET_N);
END LOOP

LOOP 50 
dh (DRAM_PWR_OK_C01, DRAM_PWR_OK_C23, PWRGOOD);
END LOOP

# End reset and start initialization

dl(TCK) dh(TDI) dh(TMS) dl(TRSTnn) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TDI) ;
dl(TCK) ;
dh(TCK) ;
dh(TRSTnn) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TMS) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TDI) ;
dh(TCK) ;
dl(TCK) ;
dl(TDI) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dl(TMS) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ;
dh(TCK) ;
dl(TCK) ; 

HOLD(DRAM_PWR_OK_C01, DRAM_PWR_OK_C23, PWRGOOD, RESET_N)

END
