Accueil › Produits › Jeux de composants ›

Chipset Intel® 5000V
 
PrésentationDocumentationSupportUtilitaires et logiciels
Imprimer cette page

Les nouveaux chipsets d'Intel destinés à accompagner les processeurs Intel® Xeon® séquence 5000 donnent naissance à des plates-formes pour serveurs biprocesseurs équilibrées, performantes, fiables et réactives.

Les plates-formes équipées de processeurs Intel® double cœur aident l'entreprise à mieux rentabiliser ses moyens informatiques, grâce à la virtualisation, ainsi que l'espace dans son centre de traitement, par une optimisation du rendement électrique et des fonctionnalités de gestion thermique.

Les serveurs qui en sont dotés apportent une valeur ajoutée aux applications frontales de PME et au calcul intensif.

Références

Caractéristiques et avantages
Prise en charge des processeurs Intel® Xeon® séquence 5000º Performances optimisées pour le segment de marché des serveurs biprocesseurs, à différentes fourchettes de prix
Deux bus indépendants, à 1066 / 1333 MHz¹ Elargissement de la bande passante du bus (gains de xxx  par rapport au 800 MHz) et globale
Interface mémoire pour barrettes FB-DIMM à 533/667 MHZ

Bande passante mémoire de 17 Go/s (maxi)

Augmentation du nombre de barrettes par configuration : plus grande évolutivité de la mémoire vive pour les applications qui la sollicite fortement
E/S PCI Express*² Des E/S série assurent une connexion directe entre le contrôleur mémoire central (MCH) et les composants/cartes PCI Express, avec une bande passante de 4 Go/s (maxi) sur chaque interface PCI Express x8 L'interface PCI Express se traduit par une bande passante plus large, une latence plus faible et moins de congestions des E/S que sa devancière PCI-X.
Contrôleur central PCI 64 bits Intel® 6700PXH 

Composant en option qui renouvelle les performances PCI/PCI-X et renforce notablement la flexibilité au niveau de la plate-forme

Prise en charge de deux segments PCI-X 64 bits à 133 MHz indépendants et deux contrôleurs PCI Hot-Plug (un par segment)
Service RAS (Remote Access Service) évolué, au niveau de la plate-forme

Mémoire ECC (Error Correction Code), fonction Intel x4 Single Device Data Correction (SDCC x4)³, mise de barrettes DIMM en réserve et correction dynamique de la mémoire : gains de fiabilité globale

Le port de téléadministration SMBus est relié au chipset Intel® 5000V (MCH) et prend en charge diverses solutions BMC (Base Management Controller) et de BIOS d'autres intervenants.
Liaison avec contrôleur MCH via Intel® Hub Interface version 1.5 Une connexion point à point entre le contrôleur MCH et le contrôleur central des E/S Intel® 82801ER ou Intel® 6300ESB dégage une bande passante de 266 Mo/s (maxi).

Produits associés

Conditionnement

Chipset Intel 5000V (contrôleur central mémoire MCH) Boîtier « fakir » à billes FC-BGA 1432 (Flip-Chip Ball Grid Array)
Contrôleur central PCI 64 bits Intel® 64 bits 6700PXH  Boîtier « fakir » à billes FC-BGA 567 (Flip-Chip Ball Grid Array)
Contrôleur central des E/S Intel® 6321ESB Boîtier « fakir » à billes FC-BGA 1284 (PBGA)
Les chipsets Intel® peuvent comporter des défauts ou erreurs de conception, connus sous le nom d’errata, susceptibles de les faire s’écarter des spécifications établies. La liste des errata actuellement répertoriés est disponible sur demande.
¹ Le bus principal à 1333 MHz sera disponible au deuxième semestre 2006.

² Le mode d'économie d'énergie PCI Express* « L0s » n'est pas géré.

³ Au sein d’un bloc mémoire composé de quatre modules DDR, cette fonction assure la détection et la correction des erreurs pour un à quatre bits de données ainsi que leur détection pour un à huit bits de données sur deux blocs.

Pour en savoir plus sur les tests de performances subis par les produits Intel® et leurs performances effectives, rendez-vous sur la page correspondante .
    Retour au début de la page