|
|
|
Intel a franchi une nouvelle étape marquante dans la mise au point des techniques de production pour la prochaine génération de ses puces. A l’aide du procédé de gravure en 65 nanomètres, le plus perfectionné qui existe, elle est en effet parvenue à fabriquer des puces de mémoire SRAM (Static Random Access Memory) opérationnelles, dotées d’une capacité de 70 mégabits et comportant plus de 500 millions de transistors. Or cette prouesse technique s’inscrit parfaitement dans le cadre de l’évolution biennale prédite par la loi de Moore.
Les « portes » des transistors des puces gravées en 65 nm (le nanomètre est la millionième partie du mètre) — autrement dit les commutateurs qui les activent et les désactivent — sont d’une longueur de 35 nm, soit 30 % de moins que celles correspondant à la gravure en 90 nm, prédécesseur direct de la gravure en 65 nm. A titre de comparaison, la longueur d’une centaine de ses portes mises bout à bout correspond au diamètre d’un globule rouge.
Ce nouveau procédé de gravure permet en l’occurrence d’augmenter le nombre des transistors, de plus en plus miniaturisés, logés sur une même puce. Or c’est en partie cette évolution qui permettra à Intel de doter ses futurs produits de fonctionnalités innovantes, par exemple de virtualisation du traitement et de sécurisation. Le nouveau procédé de gravure en 65 nm d’Intel se traduit ainsi par des fonctionnalités originales favorisant les économies d’énergie et stimulant les performances.
Sunlin Chou, Senior Vice President d’Intel et General Manager de l’Intel Technology & Manufacturing Group : « Intel répond au défi permanent que représente l’évolution informatique par l’innovation en termes de matériaux, de processus et de structures des composants. Son procédé de gravure en 65 nm se traduit par une densité des transistors, une puissance et un rendement électrique qui permettront la réalisation de puces dotées de capacités et de performances en nette hausse. Les semi-conducteurs fabriqués en 2005 à l’aide de cette technique s’inscriront parfaitement sur la courbe prévue par la loi de Moore et matérialiseront les progrès permanents qu’elle prédit. »
En novembre 2003, la société Intel annonçait qu’elle avait appliqué son procédé de gravure en 65 nm à la réalisation de puces de mémoire SRAM de 4 mégabits. Depuis, la capacité de ces composants est passée à 70 mégabits, la superficie de leur matrice n’étant cependant que de 110 mm² (voir photo ci-dessus), ce qui est très peu. La miniaturisation des cellules de mémoire SRAM permet ainsi de loger six transistors sur une surface de 0,57 µm² (voir photo ci-dessous), soit environ dix millions par millimètre carré.
|
|
|
|
|
|
Nouvelles fonctionnalités d’économie d’énergie
|
|
|
|
|
La loi de Moore prédit que le nombre de transistors dont est dotée une puce double à peu près tous les deux ans, avec en corollaire des fonctionnalités plus nombreuses, des gains de performances et une baisse du prix de revient par transistor. En revanche, la miniaturisation des transistors augmente la consommation électrique et la dissipation thermique. Pour que les progrès dans les semi-conducteurs épousent la loi de Moore, il faut donc pallier ce double inconvénient, et ce par la mise en œuvre de nouveaux matériaux, processus et structures des composants. En l’occurrence, le procédé de gravure en 65 nm d’Intel s’accompagne de fonctionnalités d’économie d’énergie, essentielles pour conserver voire améliorer leur rendement électrique aux équipements informatiques et de communication.
Inaugurée dans le cadre de son procédé de gravure en 90 nm, la technologie de silicium  « étiré » ou « tendu » d’Intel a été perfectionnée pour la gravure en 65 nm. Les puces gravées en 65 nm sur silicium étiré voient en effet les performances de leurs transistors grimper de 10 à 15 %, sans augmentation des pertes de courant, bien au contraire. A performances égales par rapport aux transistors gravés en 90 nm, ces derniers peuvent ainsi diviser par quatre cette déperdition électrique qui se traduit concrètement par un taux de dissipation thermique en hausse.
 Sachant que la longueur des portes des transistors gravés en 65 nm n’est plus que de 35 nm et que leur oxyde de grille est d’une épaisseur de 1,2 nm, ils enregistrent des performances en hausse. De plus, leurs portes ont une capacité réduite, ce qui a pour effet intéressant de réduire la puissance active des puces concernées. Le nouveau procédé de gravure s’assortit par ailleurs de huit couches d’interconnexion en cuivre et fait appel à un matériau à faible constante diélectrique (k) qui accélère le signal à l’intérieur de la puce et qui réduit la consommation électrique de celle-ci.
Les mémoires SRAM d’Intel gravées en 65 nm comportent également des transistors de mise en veille qui privent de courant de vastes zones de la puce lorsque celles-ci sont inutilisées, ce qui a pour effet d’éliminer une part importante de sa consommation électrique. Or cette fonction a toute son importance pour les appareils alimentés sur batterie, dont les ordinateurs portables.
Sunlin Chou : « Intel s’est très sérieusement penchée sur le double écueil que représentent, pour tout le secteur des semi-conducteurs, la consommation électrique et la dissipation thermique. Face à cet enjeu, nous avons adopté une approche globale, en mettant au point des solutions auxquelles participent les systèmes, les puces et les technologies ainsi que des innovations dont bénéficie notre procédé de gravure en 65 nm, qui vont au-delà de simples améliorations apportées à des techniques existantes. »
|
|
|
|
|
|
Autres infos
|
|
|
|
|
Select from the following resources and delve into the history, applications, and future of Moore's Law.
|
|
|
|
Imprimer
