2006년 6월12일, 서울 – 인텔은 오늘, 에너지효율성 측면에서의 리더쉽을 더욱 강화하기 위해 개발한 신기술을 공개했다. 새로운 종류의 트랜지스터 관련 인텔의 연구 및 개발 활동은 트라이-게이트(3-D) 트랜지스터의 대량 생산이라는 결과를 낳았다. 인텔은 새로운 트랜지스터의 성능 및 에너지 효율성 강화로 트라이-게이트 기술이 45나노미터 공정 기술 노드를 뛰어넘는 마이크로프로세서의 기본 요소가 될 것으로 예상하고 있다.

평면 트랜지스터는 1950년대 후반 처음 개발되었으며 반도체 업계 초기 시절부터 칩의 기본 구성요소가 되어왔다. 반도체 기술이 적은 수의 원자 층으로만 이루어지는 나노기술(100nm 이하의 크기) 영역으로까지 발달됨에 따라, 일부 트랜지스터의 구성은 기존에 ‘평면’이라고 여겨지던 것이 이제 성능 강화와 전력 특성을 위해 3D로 개발되고 있다. 역사상 가장 작은 칩 구조의 대량 생산으로 업계를 선도해온 인텔은 새로운 수준의 에너지 효율성 구현을 위해 이러한 3D, 즉 트라이-게이트 트랜지스터를 다른 주요 반도체 기술과 결합하여 사용하는 방법을 개발했다.

트라이 게이트 트랜지스터는 오늘날의 평면 트랜지스터보다 상당히 적은 전력 누출과 전력 소모 기능을 제공하기 때문에 인텔 제품의 향후 에너지 효율성 측면에서 중요한 역할을 하게 될 것으로 보인다. 오늘날의 65나노미터 트랜지스터와 비교했을 때, 통합 트라이 게이트 트랜지스터는 45% 강화된 드라이브 전류(스위칭 스피드) 즉, 50배 감소된 오프 전류(off-current)와 35% 감소된 트랜지스터 스위칭 전력을 구현할 수 있다. 성능 강화와 에너지 소비 감소는 인텔 플랫폼을 사용하는 PC 및 기타 디바이스에 대한 사용자 경험을 더욱 향상시키게 된다.

인텔 컴포넌트 리서치(Component Research) 부문을 담당하는 마이크 메이베리(Mike Mayberry) 부사장은 “이는 또다는 발전에 대해 선도적인 접근 방식을 채택하는 인텔의 리더쉽을 잘 보여준다.”라며, “인텔은 기록적인 트랜지스터 성능을 구현을 위해 트라이-게이트 트랜지스터 구조, 하이-케이(high-k) 게이트 유전체, 스트레인드 실리콘(strained silicon) 기술 등 세가지 주요 요소를 성공적으로 통합했다. 이러한 결과들은 향후 10년 동안에도 무어의 법칙 적용을 지속할 수 있다는 강력한 확신을 가지게 해주었다.”라고 말했다.

인텔 공학자들은 6월 13일, 하와이, 호놀룰루에서 개최되는 2006 VLSI 테크놀로지 심포지엄에서 이 연구와 관련된 기술 보고서를 제출하게 된다.